企业官网建设流程全解析

1. 电磁兼容仿真为什么总被质疑精度

1.1 从一次整改翻车说起

前两年我接手过一个机箱辐射发射的整改项目，结构工程师拍着胸脯说缝隙已经压到0.5毫米以内，理论上截止频率远高于测试频段，不会有泄漏。结果到暗室一测，200MHz到400MHz之间冒出一堆窄带尖峰，怎么查都找不到源头。后来把机箱拆开，发现是内部一块开关电源模块的散热片与外壳之间形成了寄生电容耦合，能量顺着一条谁都没注意到的走线缝隙溜了出去。这件事让我彻底意识到一个问题：电磁兼容的仿真精度，从来不是软件算得准不准那么简单，而是你对物理模型的还原程度够不够。

CST Studio Suite在EMC和EMI领域的仿真精度到底怎么样，这个问题我被问过太多次。有人拿它算屏蔽效能，有人拿它做线缆串扰，还有人拿它预测整机辐射方向图。每次我都得先反问一句：你关心的是哪个频段、哪种结构、什么激励方式？因为不同的问题，CST内部用的求解器完全不一样，精度表现也天差地别。你要是拿时域求解器去算一个高Q值的窄带滤波器，那结果肯定对不上；反过来，你要是用频域求解器去扫一个超宽带的瞬态脉冲，计算时间能把你熬到天亮。

所以这篇文章我不打算给你一个“准”或者“不准”的简单结论，而是把CST在EMC/EMI仿真中影响精度的几个核心环节拆开来讲。从求解器选型、网格划分、边界条件设置，到材料参数提取和端口定义，每一个环节我都会结合自己踩过的坑，告诉你哪些地方容易出问题、怎么判断结果可不可信、以及怎么用实测数据去反向校准模型。适合已经有一定电磁仿真基础、正在做EMC设计或者整改的工程师参考，也适合刚接触CST、想搞清楚仿真结果到底能不能信的新手。

1.2 精度问题的本质是什么

很多人把仿真精度理解成“软件算得准不准”，这个理解太窄了。仿真精度实际上是一个链条：物理模型是否完整、材料参数是否准确、网格是否收敛、求解器是否适合、边界条件是否合理、后处理是否到位。任何一个环节掉链子，最终结果都会偏。CST只是这个链条中的一环，它负责在给定模型和参数下，尽可能准确地求解麦克斯韦方程组。但如果你喂给它的模型本身就是错的，那它算得再准也没用。

我见过太多人把仿真结果和实测结果对不上，第一反应就是“CST不行”。但你把模型打开一看，缝隙用理想导体填满了，线缆用完美匹配层截断了，材料参数直接用的默认值，端口激励加在了不该加的位置。这种情况下，换任何软件结果都一样偏。所以讨论CST的仿真精度，必须先建立一个共识：仿真精度是建模精度和求解精度的乘积，两者缺一不可。

在EMC/EMI领域，这个问题尤其突出。因为电磁兼容问题往往涉及多尺度结构：一个机箱可能有一米见方，但上面的散热孔只有几毫米，内部的PCB走线间距可能只有零点几毫米。这种多尺度特性对网格划分提出了极高的要求，而网格数量直接决定了计算时间和内存消耗。CST在这方面做了很多优化，比如它的时域有限积分技术配合自适应网格细化，可以在一定程度上自动处理多尺度问题。但自动不等于万能，你仍然需要理解它的网格策略，才能判断结果是否收敛。

2. CST核心求解器在EMC场景下的精度表现

2.1 时域求解器：宽带扫描的主力

CST最被人熟知的就是它的时域求解器，基于有限积分技术。这个求解器的最大优势是一次仿真就能得到整个频段的响应，特别适合EMC中常见的宽带问题，比如静电放电脉冲、雷击浪涌、超宽带信号辐射等。你给它一个高斯脉冲激励，它能在一次计算中把DC到几个GHz的传输特性全部算出来，效率非常高。

但时域求解器的精度有一个前提条件：网格必须足够细，才能准确捕捉结构的最小特征。我做过一个对比实验，同样一个带缝隙的屏蔽机箱，缝隙宽度1毫米，分别用0.5毫米、1毫米、2毫米的网格去算屏蔽效能。结果2毫米网格在1GHz以上完全失真，1毫米网格在3GHz开始出现明显偏差，0.5毫米网格一直到6GHz都和实测吻合得不错。这说明时域求解器的精度高度依赖于网格分辨率，通常要求每个波长至少10到15个网格，对于精细结构还要额外加密。

另一个影响时域求解器精度的因素是激励信号的频谱特性。如果你用一个上升沿很陡的脉冲，它的频谱很宽，但高频分量能量很低，反射回来之后可能淹没在数值噪声里。这时候你需要调整激励信号的带宽，或者在后处理时对结果进行滤波。我通常会在仿真前先估算一下关心的最高频率，然后根据这个频率来设置脉冲的上升时间和仿真时间。仿真时间不够，低频结果会振荡；仿真时间太长，又浪费计算资源。

注意：时域求解器在计算高Q值结构时收敛很慢，比如腔体谐振、窄带滤波器等。如果你发现时域结果在某个频点附近剧烈振荡，不要急着怀疑网格，先检查一下这个频率是不是对应了某个腔体模式。如果是，换频域求解器会更靠谱。

2.2 频域求解器：窄带问题的利器

频域求解器基于有限元方法，它把问题转换到频域求解，特别适合窄带、高Q值、谐振类问题。在EMC领域，频域求解器常用于分析特定频率下的场分布，比如某个干扰源在特定频点通过缝隙的泄漏路径，或者线缆在某个频率上的共模电流分布。

频域求解器的精度优势在于它可以非常精细地控制网格，而且对于电大尺寸问题，它可以通过高阶基函数来减少未知量。但它的缺点也很明显：每算一个频点就要重新求解一次，如果你要扫一个很宽的频段，计算时间会线性增长。所以在EMC仿真中，我通常用时域求解器做宽带预扫，找到问题频段后，再用频域求解器做精细分析。

频域求解器有一个容易被忽视的精度陷阱：端口和边界条件的设置。在时域求解器中，端口通常是波导端口或者离散端口，设置相对直观。但在频域求解器中，端口类型更多，有电流源、电压源、平面波等，不同的端口类型对应不同的激励方式，如果选错了，结果会完全不对。比如你想模拟一个外部平面波照射机箱，那就必须用平面波激励，而不是波导端口。这个错误我见过不止一次，很多人拿到别人的模型直接改频率就开算，结果自然对不上。

2.3 积分方程求解器：电大尺寸的备选

对于电大尺寸的EMC问题，比如整机辐射或者天线布局，CST还提供了积分方程求解器。这个求解器只对导体表面和介质界面进行网格划分，不需要对整个空间划分网格，所以在处理开放区域问题时效率很高。它的精度在谐振频率附近表现不错，但在低频段会出现所谓的“低频崩溃”问题，也就是矩阵条件数变差，导致求解精度下降。

我在做车载天线布局仿真时用过这个求解器，频率在几百MHz到几个GHz之间，结果和实测方向图吻合得还可以。但如果你要算的是从DC开始的瞬态问题，比如静电放电，那积分方程求解器就不太适合了。它的强项在于辐射和散射问题，而不是传导和耦合问题。

2.4 三种求解器的精度对比

为了让你更直观地理解这三种求解器的适用场景和精度特点，我整理了一个对比表格。这个表格是基于我自己的使用经验和一些公开的基准测试结果总结的，不是软件官方数据，但应该能反映实际情况。

这个表格不是让你死记硬背，而是帮你建立一个判断框架。当你拿到一个EMC仿真任务时，先问自己三个问题：关心的是宽带还是窄带？结构是封闭腔体还是开放区域？最小特征尺寸和波长的比例是多少？回答完这三个问题，求解器选型基本就清楚了。

3. 网格划分对EMC仿真精度的决定性影响

3.1 为什么网格是精度的第一道门槛

电磁仿真的本质是数值求解麦克斯韦方程组，而数值求解的前提是把连续的空间离散化。网格就是离散化的具体表现形式。网格越细，离散误差越小，结果越接近真实解。但网格越细，未知量越多，计算量和内存消耗也越大。所以网格划分的核心矛盾是精度和效率的平衡。

在EMC仿真中，这个矛盾尤其尖锐。因为EMC问题通常涉及多尺度结构：机箱上的散热孔可能只有几毫米，但机箱本身可能有一米；PCB上的走线间距可能只有零点几毫米，但线缆长度可能有好几米。如果你用统一细网格去划分整个模型，网格数量会爆炸，普通工作站根本算不动。如果你用粗网格，细缝和细线又会被漏掉，结果完全失真。

CST的解决方案是自适应网格细化和子网格技术。自适应网格细化会在求解过程中自动判断哪些区域的场变化剧烈，然后在这些区域加密网格。子网格技术则允许你在特定区域使用更细的网格，而不影响其他区域。这两个功能用好了，可以在保证精度的同时大幅降低计算量。但用不好，反而会引入新的误差。

3.2 自适应网格细化的正确打开方式

自适应网格细化的原理很简单：先用一个较粗的网格算一遍，然后根据场分布和误差估计，在误差大的地方加密网格，再算一遍，反复迭代直到结果收敛。CST默认会做几次自适应迭代，但默认设置不一定适合你的问题。

我的一般做法是：先手动设置一个合理的初始网格，然后开启自适应细化，但把最大迭代次数控制在3到5次。迭代次数太少，可能还没收敛就停了；迭代次数太多，计算时间会很长，而且有时候会陷入局部细化，对整体精度提升有限。判断是否收敛的方法很简单：看S参数或者场监视器的结果，如果两次迭代之间的变化小于你关心的精度要求，比如0.5dB，就可以停了。

还有一个容易被忽视的细节：自适应细化的目标函数。CST允许你选择基于S参数、基于场能量、或者基于两者混合的误差判据。对于EMC问题，我通常选择基于场能量的判据，因为EMC更关心场分布和耦合路径，而不是单纯的端口S参数。如果你只关心屏蔽效能，那基于S参数的判据也可以。

提示：自适应网格细化不是万能的。对于缝隙、尖角、细线等结构，如果初始网格太粗，自适应细化可能根本捕捉不到这些特征，自然也不会在这些地方加密。所以初始网格必须至少能分辨出结构的最小特征，否则自适应细化就是空中楼阁。

3.3 子网格与局部加密的实操技巧

子网格技术是CST处理多尺度问题的杀手锏。它的基本思路是在一个粗网格的基础上，在特定区域叠加一个细网格，两个网格之间通过插值耦合。这样你可以在缝隙、线缆、芯片等关键区域使用很细的网格，而在空气、机箱壁等场变化平缓的区域使用粗网格。

我在做机箱屏蔽效能仿真时，通常会把机箱壁和缝隙区域设置为子网格区域，网格尺寸设为缝隙宽度的三分之一到五分之一。比如缝隙宽度1毫米，子网格尺寸就设0.2到0.3毫米。机箱内部的空气区域用主网格，尺寸可以设到波长的十分之一左右。这样整体网格数量可以控制在几百万以内，普通工作站就能算。

但子网格有一个坑：子网格和主网格的边界必须对齐。如果子网格的边界穿过了主网格的单元内部，插值误差会很大，甚至导致结果不收敛。所以设置子网格区域时，尽量让它的边界和主网格的网格线重合。CST提供了网格对齐检查工具，设置完子网格后一定要跑一下检查，看看有没有对齐问题。

另一个坑是子网格区域的介质材料。如果子网格区域内部有介质，介质的网格也必须细化，否则介质内部的场分布会算不准。我见过有人只细化了空气区域的网格，结果介质内部的损耗算出来完全不对，导致屏蔽效能预测偏高。所以设置子网格时，一定要把相关的介质区域也包含进去。

3.4 网格收敛性验证的实操步骤

网格收敛性验证是判断仿真结果可信度的黄金标准。具体做法是：用三套不同密度的网格分别计算同一个模型，然后比较结果。如果最密的两套网格结果差异很小，比如小于1dB，说明结果已经收敛；如果差异很大，说明网格还不够细，需要继续加密。

我通常会用以下步骤来做收敛性验证：

1. 第一套网格用默认设置，记录关键结果，比如屏蔽效能曲线或者S参数。
2. 第二套网格把全局网格尺寸缩小到原来的70%，重新计算，比较结果差异。
3. 如果差异大于1dB，再把网格缩小到原来的50%，再算一次。
4. 直到相邻两套网格的结果差异小于1dB，认为收敛。

这个过程听起来很耗时，但实际上对于大多数EMC问题，两到三次迭代就能收敛。而且一旦你确定了合适的网格尺寸，后续类似结构的仿真可以直接参考这个尺寸，不需要每次都做收敛性验证。

需要注意的是，收敛性验证要针对你关心的所有输出量。比如你既关心屏蔽效能，又关心内部场分布，那就要同时看这两个量是否收敛。有时候屏蔽效能收敛了，但内部某个位置的场强还没收敛，因为那个位置的场梯度很大，需要更细的网格。

4. 材料参数与边界条件：容易被忽视的精度杀手

4.1 材料参数不准，算得再细也白搭

电磁仿真中，材料参数是输入条件，不是求解结果。如果材料参数给错了，网格再细、求解器再先进，结果也是错的。在EMC仿真中，最常用的材料参数是电导率、介电常数和磁导率。金属材料的电导率通常很好查，但非金属材料，比如塑料、橡胶、复合材料，介电常数和损耗角正切往往需要实测。

我见过一个案例：某机箱的屏蔽衬垫用的是导电橡胶，仿真时直接用了理想导体代替，结果屏蔽效能算出来比实测高了20dB。后来把导电橡胶的实际电导率输进去，结果就和实测对上了。导电橡胶的电导率通常在10到1000 S/m之间，比金属低了十几个数量级，对屏蔽效能的影响非常大。

还有一个常见错误是忽略材料的频率特性。很多材料的介电常数和损耗角正切是随频率变化的，如果你在整个频段内用同一个值，结果在低频和高频会偏。CST支持频率相关的材料参数，你可以输入实测的介电常数随频率变化的曲线，或者用Debye、Lorentz等模型来拟合。对于EMC仿真，如果关心的是宽带问题，建议至少用三到五个频点的实测数据来定义材料。

注意：PCB材料的介电常数在GHz频段会有明显变化，而且不同方向的介电常数可能不同，也就是各向异性。如果你做的是高速信号的EMI仿真，忽略各向异性会导致共模电流预测偏差。CST支持各向异性材料，但需要你输入完整的介电常数张量。

4.2 边界条件设置不当的典型症状

边界条件决定了电磁波在计算区域边界上的行为。在EMC仿真中，常用的边界条件有完美匹配层、理想导体、周期边界和开放边界。不同的边界条件对应不同的物理场景，选错了结果会完全不对。

完美匹配层是最常用的开放边界条件，它模拟电磁波无反射地传出计算区域。但完美匹配层有一个问题：它只在特定角度和特定频率范围内有效。如果你关心的频率很低，或者电磁波入射角度很大，完美匹配层可能会产生虚假反射，导致结果偏差。我通常会把完美匹配层设置在距离结构至少四分之一波长以外，而且对于低频问题，会适当增加完美匹配层的层数。

理想导体边界条件模拟的是理想电壁或者理想磁壁。在EMC仿真中，如果你要模拟一个封闭的金属腔体，可以用理想导体边界来截断计算区域，这样可以减少网格数量。但如果你要模拟的是开放环境，比如机箱放在一个开阔场中，那就必须用完美匹配层，不能用理想导体。

还有一个容易犯的错误是对称边界条件的滥用。CST支持电对称、磁对称和周期对称。如果你的结构确实有对称性，用对称边界可以大幅减少计算量。但如果结构只是看起来对称，实际上有细微的不对称，比如一边有个小孔另一边没有，那你用对称边界就会把不对称的部分强行对称化，结果自然不对。我见过有人为了省计算时间，把一个只有一半有缝隙的机箱设成对称边界，结果屏蔽效能算出来比实测好了十几dB。

4.3 端口与激励设置的精度陷阱

端口和激励是仿真的输入，输入错了，输出肯定错。在EMC仿真中，常见的激励方式有离散端口、波导端口、平面波和电流源。不同的激励方式对应不同的物理场景，选错了结果会完全不对。

离散端口通常用于模拟集总端口，比如PCB上的信号线驱动。它的精度取决于端口阻抗的设置。如果你把端口阻抗设成50欧姆，但实际电路的输出阻抗是100欧姆，那反射系数就算错了，后续的辐射预测也会偏。我通常会用实际电路的输出阻抗来设置端口阻抗，或者用电压源加串联电阻的方式来模拟。

波导端口用于模拟传输线馈电，比如同轴线、微带线。它的精度取决于端口尺寸和模式设置。如果端口尺寸太小，高次模被截断，结果会偏；如果端口尺寸太大，高次模被激发，结果也会偏。我通常会把波导端口的尺寸设置成刚好包围传输线，并且只保留主模。

平面波用于模拟外部电磁场照射，比如雷击或者外部干扰源。它的精度取决于入射方向和极化方向的设置。如果你要模拟的是随机极化的外部场，那需要分别计算两个正交极化方向，然后取平均或者取最坏情况。

还有一个容易被忽视的细节是激励信号的频谱。在时域求解器中，激励信号的频谱决定了你能算准的频段。如果你用一个上升沿很陡的脉冲，它的高频分量很丰富，但能量很低，反射回来之后可能淹没在数值噪声里。我通常会在仿真前先估算一下关心的最高频率，然后根据这个频率来设置脉冲的上升时间和仿真时间。仿真时间不够，低频结果会振荡；仿真时间太长，又浪费计算资源。

5. 从实测反推仿真：精度验证与模型校准

5.1 为什么必须做实测对标

仿真结果再漂亮，如果和实测对不上，那就是自娱自乐。在EMC领域，仿真和实测的偏差来源很多：模型简化、材料参数不准、边界条件不理想、测试环境不理想等等。所以做EMC仿真，一定要有实测数据来对标。对标的目的不是追求完美吻合，而是找出偏差的来源，然后有针对性地改进模型。

我通常会把对标分成三个阶段：趋势对标、量级对标和细节对标。趋势对标看的是仿真和实测的曲线形状是否一致，比如谐振峰的位置是否对得上。量级对标看的是仿真和实测的数值是否在一个量级内，比如屏蔽效能是30dB还是50dB。细节对标看的是具体频点的偏差是否在可接受范围内，比如±3dB以内。

如果趋势对不上，那说明模型的结构或者材料参数有根本性问题。如果趋势对上了但量级差很多，那可能是材料参数或者边界条件的问题。如果趋势和量级都对上了，只是细节有偏差，那可能是网格或者端口设置的问题。按照这个顺序排查，效率会高很多。

5.2 模型校准的实操流程

模型校准的核心思路是：用实测数据反向修正仿真模型中的不确定参数。这些不确定参数通常包括材料电导率、介电常数、缝隙宽度、接触阻抗等。校准的流程可以分为以下几步：

1. 确定校准目标：选择一到两个对结果影响最大的参数作为校准变量。比如屏蔽效能对缝隙宽度最敏感，那就把缝隙宽度作为校准变量。
2. 建立参数化模型：在CST中把校准变量设为参数，方便批量修改。
3. 设计实验矩阵：在校准变量的合理范围内取几个值，比如缝隙宽度取0.5mm、1mm、1.5mm、2mm，分别仿真。
4. 比较仿真与实测：把每个仿真结果和实测结果比较，找到最接近的那个参数值。
5. 验证校准结果：用校准后的参数去预测另一个工况，看看和实测是否吻合。如果吻合，说明校准有效；如果不吻合，说明还有别的因素没考虑到。

这个过程听起来很繁琐，但实际上对于大多数EMC问题，两到三轮迭代就能找到合适的参数。而且一旦校准好了，后续类似结构的仿真可以直接用这些参数，不需要每次都重新校准。

提示：校准不是万能的。如果模型的结构简化太严重，比如把复杂的缝隙网络简化成一条直缝，那无论怎么校准材料参数，结果都不可能对。校准只能修正参数误差，不能修正模型误差。所以校准之前，先确保你的模型结构是合理的。

5.3 常见偏差来源与排查表

在实际操作中，仿真和实测的偏差往往来自多个因素的叠加。为了帮你快速定位问题，我整理了一个常见偏差来源的排查表。这个表格是基于我自己的经验总结的，不一定全面，但应该能覆盖大部分常见情况。

这个表格不是让你死记硬背，而是帮你建立一个排查思路。当你发现仿真和实测对不上时，先看偏差的症状是什么，然后对照表格找到可能的原因，再用相应的排查方法去验证。大部分情况下，偏差都能在这个表格里找到对应的解释。

6. 提升EMC仿真精度的实操建议

6.1 建模阶段的取舍原则

建模是仿真的第一步，也是决定精度的最关键一步。在EMC仿真中，建模的核心原则是：保留对电磁特性有显著影响的结构，简化或忽略影响很小的细节。但什么是显著影响，什么是很小影响，这需要经验判断。

我的一般原则是：特征尺寸大于十分之一波长的结构必须保留，小于十分之一波长的结构可以酌情简化。比如机箱上的散热孔，如果孔径是5毫米，关心的最高频率是3GHz，波长是100毫米，那孔径是波长的二十分之一，可以简化为一个等效的阻抗面。但如果孔径是20毫米，那就是波长的五分之一，必须保留实际结构。

另一个原则是：对耦合路径有贡献的结构必须保留。比如机箱内部的线缆，即使线缆本身很细，但如果它是主要的耦合路径，那就必须建模。我见过有人为了省事，把内部线缆直接删掉，结果仿真出来的屏蔽效能比实测好了30dB，因为线缆带出去的共模电流被完全忽略了。

还有一个容易被忽视的细节是接触阻抗。实际机箱的金属板之间不是理想接触的，有接触电阻和接触电感。这些接触阻抗在高频段会影响屏蔽效能。如果仿真时把接触面设成理想导体，结果会偏乐观。我通常会在接触面上加一层薄的阻抗边界，模拟实际的接触阻抗。阻抗值可以通过实测或者经验公式估算。

6.2 求解设置的优化策略

求解设置直接影响计算效率和精度。在CST中，求解设置包括频率范围、求解器类型、网格设置、收敛判据等。这些设置不是孤立的，而是相互关联的。比如你选择了时域求解器，那频率范围就决定了激励信号的频谱；你选择了频域求解器，那频率范围就决定了扫频的点数和分布。

我的一般策略是：先用时域求解器做宽带预扫，找到问题频段后，再用频域求解器做精细分析。时域求解器的宽带特性可以让你快速了解整个频段的趋势，而频域求解器的精细分析可以让你准确捕捉窄带谐振和耦合细节。这种组合策略可以在保证精度的同时，大幅缩短计算时间。

还有一个优化策略是利用对称性。如果你的结构确实有对称性，用对称边界可以大幅减少计算量。但前提是结构必须真正对称，包括材料、激励和边界条件。如果只是几何对称但激励不对称，那不能用对称边界。我通常会在确认结构完全对称后，才使用对称边界，而且会先用全模型算一遍作为基准，再用对称模型算一遍，比较两者结果是否一致。

6.3 后处理与结果解读的注意事项

后处理是仿真的最后一步，也是容易被忽视的一步。很多人算完就直接看S参数或者场分布，不做任何后处理，结果可能被数值噪声或者虚假模式误导。我通常会在后处理时做以下几件事：

1. 检查能量平衡：看输入能量、输出能量、损耗能量和辐射能量是否平衡。如果能量不平衡，说明求解可能没收敛，或者有数值误差。
2. 检查场分布的物理合理性：看电场和磁场的分布是否符合物理直觉。比如在金属表面，电场应该垂直于表面，磁场应该平行于表面。如果不符合，说明网格或者边界条件有问题。
3. 检查收敛历史：看求解器的残差曲线是否收敛到足够小的值。如果残差还在振荡，说明求解没收敛，结果不可信。
4. 做参数扫描：对关键参数做扫描，看结果是否连续变化。如果结果跳变，说明网格或者求解设置有问题。

还有一个容易被忽视的细节是结果的单位。CST默认的单位可能是V/m、A/m、W等，但EMC中常用的单位是dBμV/m、dBμA、dBm等。如果你不做单位转换，直接拿默认单位去和实测比较，那肯定对不上。我通常会在后处理时把结果转换成EMC常用的单位，然后再和实测比较。

6.4 计算资源与精度的平衡

EMC仿真对计算资源的要求很高，尤其是电大尺寸的多尺度问题。普通工作站可能只有几十GB内存，算一个整机模型可能就爆了。这时候你需要做一些取舍：要么简化模型，要么降低网格密度，要么用更高效的求解器。

我的经验是：对于整机级EMC仿真，优先保证关键区域的网格密度，非关键区域可以适当放粗。比如机箱的缝隙区域、线缆的耦合区域、PCB的关键走线区域，这些地方的网格必须细。而机箱内部的空气区域、外部自由空间，这些地方的网格可以粗一些。通过子网格技术，你可以在不增加太多计算量的情况下，保证关键区域的精度。

另一个策略是分步仿真。先算一个简化的模型，找到主要的耦合路径和问题频段，然后再针对这个路径和频段做精细仿真。比如先算一个没有内部线缆的机箱，看看屏蔽效能如何；然后再把线缆加进去，看看线缆对屏蔽效能的影响。这样分步走，每一步的计算量都可控，而且能帮你理解每个因素对结果的贡献。

提示：如果你的工作站内存有限，可以考虑用CST的分布式计算功能，把计算任务分配到多台机器上。或者用GPU加速，CST支持GPU加速时域求解器，对于大规模问题可以显著缩短计算时间。但GPU加速需要特定的显卡，而且内存通常比CPU小，所以适合网格数量不是特别大的问题。

7. 一些实战中的经验教训

7.1 不要迷信默认设置

CST的默认设置是为了覆盖大多数通用场景，但EMC问题往往很特殊。默认的网格尺寸可能太粗，默认的边界条件可能不适合你的问题，默认的求解器可能不是最优选择。我刚开始用CST的时候，经常直接点“开始仿真”，结果算出来的东西和实测对不上，还以为是软件的问题。后来才发现，默认设置需要根据具体问题调整。

比如默认的时域求解器精度设置是“中等”，对于大多数问题够用，但对于高Q值或者多尺度问题，可能需要调到“高”甚至“极高”。默认的网格尺寸是基于波长的，但对于细缝和细线，需要额外加密。默认的边界条件是完美匹配层，但对于封闭腔体，用理想导体边界可以更快收敛。这些都需要你根据具体问题去调整。

7.2 模型简化要有依据

模型简化是EMC仿真的必要步骤，但简化不能拍脑袋。我见过有人把机箱上的所有散热孔简化成一个等效的阻抗面，结果屏蔽效能算出来和实测差了20dB。后来发现，散热孔的排列方式对屏蔽效能影响很大，简单等效成一个阻抗面完全丢失了排列信息。

正确的做法是：先做一个包含详细结构的基准模型，然后逐步简化，每简化一步就和基准模型比较，看简化带来的误差是否可接受。如果误差在可接受范围内，就可以用简化模型；如果误差太大，就不能简化。这个过程虽然繁琐，但能帮你建立对模型简化的信心。

7.3 实测数据是最好的老师

仿真和实测的偏差是不可避免的，但偏差本身不是问题，问题是你能不能解释偏差的来源。我每次做完仿真和实测对标，都会把偏差的来源记录下来，形成自己的经验库。比如“缝隙宽度对屏蔽效能的影响在1GHz以上更显著”、“导电橡胶的电导率对低频屏蔽效能影响更大”、“线缆的共模电流对辐射发射的贡献在100MHz以上占主导”。这些经验是书本上学不到的，只能通过一次次对标积累。

还有一个建议是：尽量做多工况对标。不要只对一个工况做仿真和实测，而是对多个工况做对标。比如改变缝隙宽度、改变线缆长度、改变激励位置，分别做仿真和实测。这样你可以看到仿真模型在不同工况下的表现，判断它的适用范围。如果仿真模型在多个工况下都能和实测吻合，那说明模型是可靠的；如果只在某个工况下吻合，换个工况就偏了，那说明模型还有问题。

7.4 精度不是越高越好

最后说一个容易被忽视的观点：仿真精度不是越高越好，而是够用就好。EMC仿真的目的是指导设计，不是发论文。如果你的仿真结果能帮你判断哪个设计方案更好，能帮你找到主要的耦合路径，能帮你预测整改措施的效果，那精度就够了。追求过高的精度会带来计算时间和资源的急剧增加，得不偿失。

我通常会把仿真精度控制在±3dB以内，对于大多数EMC问题，这个精度已经足够指导设计决策了。如果你需要更高的精度，比如±1dB，那可能需要非常精细的模型和大量的计算资源，而且需要大量的实测数据来校准。对于大多数工程问题，±3dB的精度已经能帮你避免大的设计失误了。

我在实际使用CST做EMC仿真的这些年，最大的体会是：软件只是工具，真正决定精度的是使用工具的人。你对电磁理论的理解、对结构的判断、对参数的把握，才是精度的根本保证。CST提供了强大的求解器和丰富的功能，但如果你不知道什么时候该用什么求解器、网格该划多细、边界条件该怎么设，那再好的软件也帮不了你。反过来，如果你理解了这些，即使是用更简单的工具，也能得到可信的结果。