企业官网建设流程全解析

干硬件这么多年，隔三差五就有人问我：“IC封装到底怎么选？”“QFN和QFP差在哪？”“BGA是不是一定比DIP高级？”其实“常见的IC封装形式”这个题目，网上搜出来多半是封装实拍图和引脚定义表，看完还是不知道怎么选、怎么焊、布板时该注意什么。我最早做嵌入式开发是从DIP直插玩起的，后来一路用到QFP、QFN，再到动不动要X-Ray才能检查焊点的BGA和WLP，中间踩坑不少。这篇就把我实际用过、也看别人翻过车的常见封装形式整理成一份能直接参考的清单，不仅讲每种封装长什么样、用在哪儿，还会说清楚背后的取舍逻辑、焊盘设计要点以及焊接检测时的实操经验，给不同基础的硬件工程师和电子爱好者做个参考。

1. 为什么封装形式这么多：先看懂封装的“骨架”

很多人觉得封装就是芯片外面那层黑壳子，其实它承担的任务比想象中多：把芯片内部微小的晶圆（die）上的电极引出来，转化成PCB上能焊接的引脚；把芯片工作产生的热量传导出去；还要保护晶圆免受潮湿、机械应力、灰尘和静电损伤。封装形式之所以五花八门，本质上是在引脚形态、安装方式、引脚密度、散热能力、成本这几个维度上，做出的组合取舍。

1.1 封装到底在封装什么

看封装不能只看外形，要看内部结构。传统封装里面，晶圆通过引线键合（wire bonding）把铝垫或金垫连接到引线框架（lead frame）的引脚上，再用环氧树脂塑封起来。引线框架既承担电气连接，也负责把热量导到封装外部。QFP、SOP这类有外露引脚的封装，引线框架是主要散热路径之一。QFN这类无引脚封装则直接把芯片背面的大焊盘露出来，让热量更顺畅地导到PCB铜皮上。BGA则是通过基板（substrate）上的铜走线，把晶圆焊盘重分布到锡球阵列上。

明白了这层结构，很多现象就说得通了：为什么DIP引脚多但引脚间距一直固定在2.54mm？因为插装工艺需要人工或波峰焊完成，间距太密会连锡。为什么BGA能做到几百个引脚？因为焊球可以做成面阵列，引脚数量不再受封装四周边缘的长度限制。为什么QFN的导热焊盘比QFP靠谱？因为热路径短，而且接触面积大。

1.2 分类维度一：引脚形态与安装方式

最直观的分类维度是引脚怎么出来、怎么装到板上。按安装方式分，主要有两大阵营：插装式封装（Through-Hole）和表面贴装封装（Surface Mount）。

插装式封装的引脚穿过PCB钻孔后焊接，典型代表是DIP（Dual In-line Package，双列直插封装）、SIP（Single In-line Package，单列直插封装）、PGA（Pin Grid Array，引脚栅格阵列）。这类封装的优点是机械强度高，手工焊接方便，还能用插座直接替换芯片。缺点是钻孔占用PCB大量面积，引脚带来的寄生电感和电容在高频下比较头疼，引脚数一多整个芯片就大得吓人。

表面贴装封装的引脚或焊球直接贴在PCB表面焊盘上，不用打孔，典型代表是SOP、QFP、PLCC、QFN、BGA、CSP等。它们引脚间距可以做到很小，占板面积小，适合流水线回流焊大批量生产。缺点是不像插装那么好手焊，部分封装返修困难，对PCB工艺和贴片精度要求更高。

1.3 分类维度二：密度、散热与电气性能

封装演进的一条隐藏主线是“引脚间距越来越小、引脚数量越来越多、芯片尺寸越来越接近裸片”。从DIP的2.54mm引脚间距，到SOIC的1.27mm、QFP的0.5mm，再到BGA的1.0mm/0.8mm甚至0.5mm，这就是集成电路引脚数增加和整机小型化共同推动的结果。

散热能力方面，热阻是核心参数。DIP因为引脚细、塑封体厚，结到环境的热阻很大，功率稍大的器件就会烫手。QFN因为有底部裸露焊盘，散热表现明显好于同尺寸的引线封装。BGA的焊球阵列本身也能承担一部分散热，特别是中间铺满地网络的球，能直接导热到PCB内层铜皮。

电气性能方面，封装引脚越长、走线越绕，寄生电感和寄生电容就越大。高频RF芯片、高速数字芯片选封装时，引脚电感至关重要。这也是为什么射频前端芯片普遍选用QFN或WLP，而不是引脚伸出去的QFP。封装形式不是外观问题，它本质上是电气、热、机械、制造工艺的综合折中。

2. 插装时代的老朋友：DIP、SIP、PGA

插装封装在现在的新设计里比例越来越低，但绝对没有退出历史舞台。很多运放、比较器、光耦、存储器、单片机依然推出DIP版本，既照顾教学实验场景，也方便工程师手工搭板验证。

2.1 DIP、SIP的引脚间距与典型尺寸

DIP是双列直插封装，两排引脚从封装体侧面伸出，然后向下弯曲插入PCB通孔。引脚间距标准是2.54mm，和面包板、万能洞洞板的孔距完全一致，这也是早年电子爱好者做实验首选的原因。常见引脚数有8脚、14脚、16脚、20脚、28脚、40脚。宽度方面，常见的是7.62mm窄体和15.24mm宽体，设计封装库之前务必查清datasheet的尺寸图，别按习惯乱画。

SIP是单列直插封装，引脚只有一排，通常间距也是2.54mm或1.27mm，常见于一些排阻、功率模块。它的优点是比DIP更窄，比如在一些条状布局的电源板上，排成一条比较省地方。SIP在设计时要特别注意脚位方向，很多排阻、排容的SIP封装长得很像，装反了功能完全不对。

手工焊接DIP时，常见的坑是引脚没对准孔位就想硬顶进去，结果引脚在封装内部变形甚至断掉。正确做法是把芯片放在板上后从侧面观察引脚是否垂直对准过孔，然后用镊子轻轻调整，再逐根焊接。拆DIP时如果用吸锡带伺候大焊盘，效率很低，最好用吸锡器配合加热把锡抽干净。

2.2 PGA：处理器与大规模芯片的过渡

PGA是引脚栅格阵列封装，引脚不是排在两侧，而是布满封装底面，间距多为2.54mm或1.27mm。早期很多CPU、复杂可编程逻辑器件都用过陶瓷PGA或塑料PGA，比如经典的Socket 7、Socket 370年代，CPU几乎全是PGA。PGA因为引脚呈网格分布，引脚数量比DIP大得多，而且可以做成插座式，方便更换芯片。

不过PGA的缺点也很明显：引脚细小且长，插拔时容易弯脚，运输和组装过程中一旦针脚歪斜，重插时就可能折断；插座接触不良也是老机器故障高发点。所以在量产消费硬件里，PGA基本被BGA和LGA取代了。目前还在用PGA的场景大多是教学板和可更换CPU的嵌入式单板，比如某些开源开发板为了降低换CPU门槛会保留PGA插座。

2.3 什么时候还选插装封装

插装封装不是落后，它在某些场景里依然是最优解。比如需要频繁更换芯片的烧录调试座、需要承受频繁插拔和振动冲击的连接器模块、教学演示用的面包板电路，DIP仍然很顺手。功率器件里的TO-220、TO-247等插装封装，也是因为金属背板和引脚能直接把热量导到散热器，机械固定又可靠。设计时不能只看封装“潮不潮”，还要看被测环境、操作频率、维修方式。

不过对大多数消费电子产品来说，插装封装的钻孔和波峰焊会增加PCB面积和成本，引脚间寄生参数也不好控制。现代设计里的通用逻辑芯片如果选DIP版本，多半是为了兼容老设计或方便手工爱好者，而不是性能最优。要记住的一点是，插装封装的引脚在焊接时如果温度过高、时间过长，热量很可能会顺着引脚烧坏封装内部的键合点，尤其是引脚细瓷的PGA和陶瓷封装，烙铁温度不要超过350摄氏度，焊接时间控制在3秒以内。

3. 表面贴装的主力军：SOP、QFP、PLCC

表面贴装封装大量进入消费电子后，整机体积和自动化生产效率都上来了。这类封装的共同点是引脚从封装体外侧或底部伸出，生产过程主要靠锡膏回流焊完成。SOP和QFP是其中最常见的两大系列，PLCC则是一个带有时代印记的特殊家族。

3.1 SOIC与衍生小封装

SOIC（Small Outline IC）是双列小外形封装，相当于DIP的贴片版。引脚从封装体两侧向外伸出并向下折弯，标准引脚间距是1.27mm。最常见的SOIC-8、SOIC-16是运放、DC-DC、电平转换、EEPROM的常用封装。SOIC有窄体和宽体之分，窄体通常宽度3.9mm，宽体通常在7.5mm左右，两者焊盘尺寸不通用，画库前要看清楚。

SOIC的衍生封装非常多，SSOP引脚间距缩到0.65mm，TSSOP也是0.65mm但封装体更薄，适合高度受限的产品。还有个容易混淆的词是SOT，SOT-23是三个引脚的贴片小封装，多用于晶体管、稳压二极管、电压基准，SOT-23-6、SOT-23-5则用于小逻辑芯片和电源管理芯片。这类小封装的引脚间距很小，手工焊接时容易粘连，但是因为引脚短，用烙铁配合助焊剂拖焊反而很好处理，拖完用吸锡带清理一下就干净了。

SOIC这类引线封装的散热能力很弱，引脚导热截面积小，塑封体本身热阻大。比如一个普通SOIC-8的LDO，如果输入输出压差大，电流超过几百毫安就会明显发热。焊盘设计上，SOIC的焊盘外侧应适当延伸出引脚端部一点，方便焊锡形成圆润的焊点，同时给光学检测留出识别空间。

3.2 QFP：四边引脚的高密度主力

QFP（Quad Flat Package）是四边都有引脚的扁平封装，引脚从封装体四个方向伸出来，引脚间距常见0.4mm、0.5mm、0.65mm、0.8mm。LQFP是低高度版本，TQFP是更薄版本，很多MCU、FPGA、视频处理芯片都爱用LQFP-64、LQFP-100这类封装。QFP能在不增加封装厚度的前提下把引脚数做到几百个，是BGA普及前高引脚密度器件的绝对主力。

QFP引脚细软是最大的痛点。引脚间距0.5mm时，引脚宽度通常只有0.2-0.25mm，运输、贴片、返修过程中稍微受力就会弯脚。回流焊时如果对位不准，或者PCB焊盘设计过长，很容易出现引脚扭曲和桥连。手工焊接QFP时，我习惯先在焊盘上均匀涂助焊剂，把芯片放在焊盘上对齐，用烙铁尖固定对角线两脚，然后用含锡量高的焊锡丝沿着整排引脚拖焊。拖焊速度要均匀，不能让锡堆积在引脚末端。如果桥连了，不要反复用烙铁去划，容易把引脚挑起来，用吸锡带在引脚之间轻轻按压，靠毛细作用把多余焊锡带走。

QFP焊接后的检查，重点看引脚侧面有没有形成湿润的月牙形焊点，以及引脚和焊盘是否对位。0.4mm间距的TQFP-144对贴片机精度和钢网张力要求都很高，研发打样阶段如果非要手焊，建议先涂一层薄薄的助焊膏，再用热风枪整体加热，但热风温度不能太高，风速也不能大，否则会把附近的电容电阻吹跑。QFP的潮敏等级通常较高，开封后暴露在空气中时间太长，回流焊时封装内部水分汽化还会导致“爆米花效应”，引脚到封装体之间出现裂缝。对于存放超过一年或者包装破损的QFP，贴片前最好先按MSL等级要求烘烤。

3.3 PLCC与J型引脚的特例

PLCC（Plastic Leaded Chip Carrier）方形封装，引脚是J型，从封装体四边向内弯曲，引脚间距常见1.27mm。J型引脚的藏头设计让封装体四周不需要额外伸出太多，比QFP占地方小一点，也能减少运输时引脚被撞弯的风险。早年很多可擦写EPROM、单片机、PC芯片组用过PLCC，有些还配了PLCC插座，方便刷固件。

现在新设计碰PLCC已经很少了，但老设备维修时还会遇到。PLCC有个特点，它与PCB接触的引脚部分隐藏在封装体下方，焊点形貌很难从侧面目检，检查时要么用放大镜从边缘斜着看，要么干脆用X-Ray。换插座设计时还要注意，PLCC插座的弹片长期插拔后可能氧化，导致接触不良。如果老产品还在用PLCC插座，建议定期清洁弹片，并在插拔时保持垂直用力，别斜着硬拔。

4. 高密度时代：QFN、BGA、CSP/WLP

如果说DIP到QFP解决了“引脚能从边上下来的极限”，那QFN和BGA解决的则是“引脚数量继续膨胀且要求更短走线”的问题。这类封装的共同特点是：不再依赖封装体四周出引脚，要么用底部平面焊盘，要么用锡球阵列，要么让芯片尺寸和封装尺寸几乎一样。

4.1 QFN：散热神器，但焊接有门槛

QFN（Quad Flat No-lead）四边无引脚封装，引脚焊盘在底部四周，封装中心通常还有一个大的裸露散热焊盘。常见间距0.4mm、0.5mm、0.65mm，封装边长从2mm到9mm都有，QFN-32、QFN-48这些都很常见。QFN最大的优点是热阻低，中间的散热焊盘直接贴在PCB铜皮上，比同样面积的QFP散热强一大截。很多DCDC电源芯片、功率级的MOSFET驱动、RF前端都选QFN封装。

QFN的焊接门槛主要在钢网和焊盘设计。底部中央的大焊盘如果钢网整块开满，贴片回流时锡膏里的助焊剂挥发气体排不出去，会在焊料层里留下大面积空洞，严重时导致芯片底部鼓包、焊点断裂。实际做法是把大焊盘的钢网开口分割成若干小方格或花瓣形，推荐开窗率50%-70%左右，让气体有通道逸出。PCB上对应的散热焊盘可以分区，但不要用一线细铜皮连接，要让焊盘整体连到尽量大面积的铜。

QFN偷看焊点也比较麻烦，因为引脚完全藏在封装体底边。回流焊后可以用显微镜从侧面看封装体和焊盘之间有没有形成一层薄薄的润湿焊料，更可靠的还是用AOI和X-Ray。手工返修QFN时，热风枪加热到锡膏融化后不要急着拿镊子撬，应该用很小的力先轻轻推一下芯片，感觉到轻微滑动说明底部锡确实熔化了，再趁热取下。

QFN在设计阶段的另一个细节是散热过孔。中间的散热焊盘下方通常要打阵列过孔，孔径建议0.2mm到0.3mm，孔距0.8mm到1.0mm，过孔背面连到大面积铜皮散热。但这几个孔有个坑：如果只做通孔不做树脂塞孔或阻焊塞孔，回流焊时锡膏会顺着孔流到背面，正面焊盘上面锡量就不够了，芯片底面会出现空焊。所以要么孔内做塞孔处理，要么在焊盘设计时把过孔放在焊盘边缘并做阻焊开窗，让锡膏尽量留在正面。

4.2 BGA：数百引脚的背后

BGA（Ball Grid Array）焊球阵列封装，引脚是底面的锡球。球间距常见1.27mm、1.0mm、0.8mm、0.5mm，球径一般在0.3mm到0.75mm。BGA的优势是在同样投影面积下能容纳巨大数量的引脚，FPGA、DDR内存、应用处理器级别动辄几百上千个引脚，QFP根本没有这么多周边空间。而且BGA焊球很短，信号路径小，寄生参数低，中间地段的大面积电源/地焊球还能提供很不错的散热通道。

BGA的PCB设计最需要注意的是扇出和焊盘处理。1.0mm以上间距的BGA，还能用普通通孔把引脚引到内层或背面，走线宽度也能保持0.1mm以上。0.5mm间距的BGA，通孔根本放不下，必须用激光盲孔或者盘中孔（via-in-pad）工艺，PCB设计成本直线上升。如果只是打样实验，尽量选间距大的BGA，别给自己找麻烦。

焊盘设计方面，BGA的焊盘有NSMD（非阻焊定义）和SMD（阻焊定义）两种。NSMD焊盘的铜箔直径比阻焊开窗小，焊球主要附着在裸露铜上，因为形变缓冲好，焊接可靠性更优，是消费电子主流。SMD焊盘的阻焊环把铜箔包住，适合焊盘间距特别密的场景，但机械应力集中在阻焊开口边缘，可靠性略差。BGA焊盘上不要直接打通孔，散热孔可以做在焊盘之间或者焊盘外侧，否则焊球融化时锡会钻进孔里，导致球高降低、虚焊。

BGA的焊接必须过回流焊，手焊几乎不可能。就算热风枪能吹化所有焊球，也没法保证每个球都塌得一致、间隙一致。返修BGA时，要用BGA返修台带底部预热，先整体加热到100度左右，再局部加到锡膏熔化温度，取下来后清理焊盘，重新植球。植球是个细活，需要把芯片放在植球治具上，对准锡球限位孔，刷助焊膏，再把锡球撒上去，然后加热让锡球和原焊盘重新融合。操作时要格外注意静电防护，很多BGA芯片的工艺节点很小，静电打一下可能直接坏掉。

4.3 CSP/WLP：芯片级尺寸带来的挑战

CSP（Chip Scale Package）的意思是封装尺寸不超过裸晶尺寸的1.2倍，WLP（Wafer Level Package）则更进一步，在晶圆尚未切割时直接做重布线层和焊球，切下来就是一颗芯片。WLP封装的尺寸几乎等同于die本身，常见于射频前端、音频功放、PMIC、传感器等对体积极度敏感的产品，焊球间距可以小到0.35mm-0.5mm。

WLP看着小巧，但对PCB工艺的苛刻程度远超BGA。0.4mm间距的WLP，焊盘间只有一根头发丝那么宽的间隙，普通PCB的图形精度和表面平整度很难保证，外层走线必须做HDI微孔工艺。如果PCB设计水平一般，建议优先选间距大于0.5mm的WLP芯片，或者干脆换QFN。WLP的焊球非常小，焊点可靠性在很大程度上依赖封装和PCB之间的热膨胀匹配，在经常跌落或温度剧烈变化的产品里，很多工程师会加底部填充胶（underfill），把焊球周围的缝隙填满，让热应力分散到胶层而不是集中在锡球上。底部填充胶的固化曲线和点胶位置都很有讲究，点少了填充不到芯片中心，点多了溢出到附近元件，开发阶段最好拿几个样品练手。

5. 面向特殊场景的封装：功率、射频、MEMS与COB

除了通用数字和模拟芯片封装，还有几条特殊路线：功率器件关心的是“怎么把大电流和热量引出来”，射频芯片关心的是“怎么让信号不被引脚拖累”，传感器关心的是“怎么让机械应力不干扰测量”，低成本领域则关心“怎么把封装费用省下来”。

5.1 TO系列功率封装：散热优先

TO-220、TO-247、TO-263（D2PAK）、SOT-223这些封装，名字里带TO的通常和历史标准有关，它们共同点是引脚粗壮、有金属片或大面积散热片。TO-220是常见的直插功率封装，三根引脚，背部金属片直接连着内部的芯片衬底，一般对应功率管的漏极或集电极。装在散热器上时，如果金属片带电而散热器要接地，就必须加绝缘垫片和绝缘套，千万别为了省零件直接硬拧。

D2PAK是TO-220的贴片版本，引脚从侧面伸出，背面有大散热焊盘，贴片后通过PCB铜皮散热。SOT-223则是小功率贴片封装，常见于低压差稳压器和三极管，底部焊盘和引脚都短而宽。功率封装的PCB布局核心是保证低热阻通路：散热焊盘下方铺大铜皮、打阵列过孔到内层铜皮，如果空间允许，再把铜皮连接到外壳或散热板。功率封装的引脚焊盘长度和宽度也直接影响过电流能力，细长走线会在局部发热，设计时要粗略估算走线截面和允许温升。

5.2 射频与MEMS封装的关键取舍

射频芯片的封装引脚电感会直接影响放大器的增益和稳定性，所以射频芯片很少用长引脚封装。QFN因为引脚短、外露地焊盘能提供良好的接地面，是射频前端的常见选择。频率更高或集成度高的射频模组甚至会用WLP、Flip Chip，让信号从die直接通过微凸块到基板，最大限度减少寄生参数。布板时射频芯片下方的地焊盘要直接连到完整地平面，并用多个过孔缝合，减少地回流路径的电感。

MEMS传感器（加速度计、陀螺仪、气压计）对封装内部的机械应力特别敏感。塑封体在温度变化时产生的热膨胀，以及PCB在回流焊后残余的翘曲应力，都可能叠加到传感器测量值上，导致零漂。所以很多MEMS芯片会采用较软的封装材料、内部应力隔离结构，或者要求PCB设计时在传感器周围做应力释放开槽。焊接MEMS封装时，尽量控制回流曲线的峰值温度和降温速率，过炉后冷却太快会让应力残留更大。

5.3 COB与裸片方案：低成本与高成本的两极

COB（Chip on Board）是把裸芯片直接用焊线绑定到PCB上，再用封装胶覆盖，省掉了传统塑料封装体。COB常用于LED灯珠模组、低成本遥控器主控、玩具芯片、电子秤传感器等领域。优点是封装材料和工序成本低，芯片可以直接和PCB上的走线短距离连接，寄生参数小。缺点是芯片一旦邦定就无法单独更换，损坏只能整板报废，而且COB区域的返修和环境防护要求高，需要点胶保护。

另一个对立面是倒装芯片（Flip Chip）和高级封装，比如系统级封装SiP、2.5D/3D堆叠封装。它们会把多颗die集成在一个封装内部，系统集成度极高，设计复杂度也高。这类封装既不属于“常见IC封装”，也不是初学者能轻松上手调试的，如果你只是做一般的电子设计，可以先从DIP、SOP、QFP、QFN、BGA这几位常客开始积累经验，等需要处理射频或者超大算力平台时再深入高端的先进封装。

6. 从选型到PCB设计：一套可以直接抄作业的思路

看完上述封装家族的来龙去脉，很多人的问题会变成“那我到底选哪种”。这事没有标准答案，但有一套稳定的判断思路，可以按“引脚数、散热、可制造性、成本、特殊电性能”五个维度一一打分，基本能选出不会翻车的方向。

6.1 封装选型的五个判断维度

引脚数是最简单的过滤器：少于8个引脚，SOIC/SOT就够了；8到64个引脚，SOP、QFP、QFN都可以；超过64个甚至上百个引脚，果断看QFP-100/144或BGA。引脚数超过200还不选BGA，QFP的引脚已经细得像针尖，加工和焊接良率都会很难看。

散热是第二关。芯片功耗超过1W时，DIP和普通SOIC基本不用考虑，优先QFN、BGA，或者D2PAK这样的功率贴装。功耗超过3W到5W，还要加散热片、散热孔、甚至风扇，封装本身的底焊盘能不能把热导出来很关键。选型时注意热阻参数，尤其是结到外壳的热阻和结到环境的热阻，不能只看最大功耗就拍板。

可制造性要结合自己的设备和工艺能力。如果你在实验室只用热风枪和烙铁，BGA、WLP这种几乎没有手焊余地的封装就别选，除非你有返修台和X-Ray。如果你有贴片机和回流焊炉，QFN、BGA都能顺利量产，但0.4mm间距的QFN也需要精确的对位。成本方面，封装本身的价格、PCB工艺成本、贴片检测成本要一起算。高密度的BGA芯片可能便宜，但8层板加盘中孔的PCB，单片成本会吃掉很多利润。

特殊电性能最后兜底：RF信号走线希望引脚寄生尽量小，QFN/WLP更优；需要频繁插拔调试的模块，DIP插座最省心；对产品厚度很敏感，TSSOP和WLP更合适。把这些条件列成清单，再对照元器件供应商货架，选择范围其实已经很窄了。

6.2 封装库与焊盘设计的实操建议

封装库画错是很多转接线、飞线、虚焊的根源。我见过不少新手照着“网上流传”的焊盘尺寸画库，结果QFP买回来引脚间距对不上。正确做法是下载元件的官方datasheet，找到机械尺寸图，重点关注标注的封装体宽度、引脚间距、引脚宽度、引脚长度、外形容差。画完焊盘后，把3D模型也放上去和实物对比一遍，别小看这一步，我有一次画QFN封装把散热焊盘做大了0.2mm，回来芯片底下始终虚焊，排查好久才知道是库错了。

丝印应该包含1脚标记、极性标记和封装体轮廓。1脚标记和封装体轮廓之间的距离要足够大，方便焊接后识别方向。像SOT-23这种小封装，丝印框如果紧贴封装体，焊盘贴片时反倒不好对位，建议丝印轮廓比实体尺寸大0.3mm左右。QFN/BGA这类无引脚封装，PCB上还要加上引脚1位置的参考点，回流焊后AOI识别会更稳。

焊盘尺寸方面，通用原则是：对于引脚类封装，焊盘宽度等于或略大于引脚宽度（约加0.1-0.2mm），焊盘长度比引脚伸出后多出0.5-1mm用于形成焊脚。对于BGA，焊盘直径一般是焊球直径的70%-80%，比如0.5mm球配0.35mm左右的焊盘。对于QFN，外围焊盘可以向外延伸0.1-0.2mm，但不要向内伸，以免和散热焊盘连在一起。

6.3 BGA/QFN散热焊盘的处理细节

再单独说一下散热焊盘这个关键细节。QFN和很多功率型的BGA，中央有大面积散热焊盘。PCB上对应的焊盘不要做得比封装的焊盘小太多，一般可以同尺寸或稍大一点。散热焊盘上的过孔要考虑两种情况：如果是通孔，务必塞孔或者做孔口阻焊，保证锡膏不会漏到背面；如果是盲孔，成本高但可靠性好。孔径建议0.2-0.3mm，孔间距0.8-1.0mm。

钢网开口不能整片开满，建议分割成网格或其他形状，开窗率控制在50%-70%。这样做既能保证焊接强度，又能降低空洞率。有条件的话，可以用X-Ray抽查焊后空洞率，一般要求不高于25%，动力电池和汽车电子等可靠性高的产品要求更严。我还有个小习惯：开发板阶段先不急着上底填胶，等确认设计没有问题、机械可靠性测试前再评估是否需要底部填充，这样返修时能少一层麻烦。

7. 常见焊接与检测问题实录：多次翻车换来的排查手册

最后这部分，我把实际焊接和检测中遇到过的高频问题整理成速查形式，很多都是我在样板阶段踩过的坑，直接写出来供参考。

有条件的团队可以用AOI做光学检查，X-Ray做焊点透视。开发打样没这些设备时，我的土办法是把板子放到高倍显微镜下，用尖头镊子轻轻压引脚或焊球边缘，看有没有明显的弹性松动；通电前用万用表测相邻引脚间阻值，排除桥连。通电后如果功能异常，优先怀疑虚焊而不是芯片本身，先把可疑封装重新加热一遍再看现象。

另一个容易被忽视的点是潮敏。烘干过的封装才可靠。

封装选型不是越先进越好，也不是越便宜越好，关键是在自己当前的产品约束里找到平衡。我的个人经验是：打样验证阶段尽量选好焊、好检查、好返修封装，量产阶段再根据成本和可靠性重新评估，能用QFN解决的就别盲目上BGA，能用普通BGA解决的暂时别碰0.4mm以下的WLP。多数项目失败都不是芯片性能不够，而是封装选型超出了自己的工艺掌控能力。如果你刚开始接触这些封装形式，建议先从一个熟悉的QFP或QFN项目入手，慢慢积累对引脚间距、焊盘设计、热性能和工艺容差的直觉，用得多了自然就明白每种封装背后的权衡。