企业官网建设流程全解析

简介：模拟电路仿真离不开SPICE引擎，其核心价值在于通过数值求解预测电路行为，帮助工程师在制板前验证设计。收敛问题与模型精度是仿真中最常见的两大挑战，尤其是瞬态分析中的步长设置与元件库匹配，直接影响结果可信度。DC扫描、AC分析、瞬态仿真三大基础场景，覆盖了从电源环路到滤波器响应的典型需求。在众多SPICE工具中，OrCAD PSpice 9.2凭借轻量级架构和稳定的仿真引擎，至今仍是课程设计、运放验证及参数扫描的实用选择。本文从工程实践出发，梳理了工程建立、参数配置、模型引用及常见报错排查路径，让老工具在新环境下依然发挥可靠效能。

1. Orcad Pspice 9.2 还没过时：老仿真工具的实用边界在哪

OrCAD PSpice 9.2 是很多模拟电路工程师手上最后一代"轻巧顺手"的版本：工程结构直观、库文件透明、仿真引擎在 DC 扫描、AC 分析、瞬态仿真三个核心场景上到今天依然够用。它特别适合课程设计、运放验证、电源环路预仿真和参数扫描这类任务，对老旧电脑与旧操作系统的兼容性也比后续大版本更稳，所以至今还有人在新机器上装它来跑模型库里的老设计。这篇文章不是吹它比新版强，而是给你一套在 9.2 上把电路跑通并避开经典坑的完整路径：工程怎么建、参数怎么填、模型怎么加、不收敛怎么处理。照着做，你能很快拿到可信波形，而不是在报错弹窗里反复打转。

2. 环境与第一个工程：装完 9.2 先跑通一条最小链路

2.1 安装后的四个入口与文件后缀必须认全

9.2 装完以后，开始菜单里会出现几个入口，职责差异非常大：Capture CIS 负责画原理图，PSpice A/D 是真正的仿真主程序，Model Editor 用来改器件模型参数，Stimulus Editor 用于编辑复杂信号源。日常路径其实很固定：Capture 画图、A/D 跑仿真、Probe 看波形，Model Editor 只在要改模型库时才打开。很多新手第一次翻车，是直接从 PSpice A/D 里打开一个 .cir 网表，结果只有网表没有原理图，波形就算出来也对不上哪个节点对应哪个元件，后面想改参数还得重新画图，非常被动。我的习惯是永远从 Capture 的 .opj 工程文件进入，把原理图和仿真配置看作一个整体来管理。

文件后缀是这里的第一道坎。.opj 是工程文件，.dsn 是原理图设计文件，.olb 是原理图符号库，.lib 是仿真模型库，.out 是仿真输出文本，.cir 是网表。9.2 的整个工程靠 .opj 串起来，所以你日常要双击的是 .opj 而不是 .dsn。

还有一个容易被忽略的点：工程路径必须全英文。9.2 对中文路径和带空格路径的支持非常脆弱，一旦路径里出现中文字符，生成网表阶段经常报找不到文件，甚至静默失败，波形窗口什么都不出。我在给某高校的一批学生机做环境迁移时，遇到过整机所有工程都跑不出来的情况，最后定位到是工程文件夹放在中文桌面目录下导致的，把整个工程移到 D:\sim 后一切恢复正常。这类问题看着像玄学，实际上是编码不兼容，属于可以提前规避的雷区。

2.2 最小可仿真工程：先跑通网表，再碰图形界面

验证 9.2 环境是否正常，最快的办法不是新建一个大工程，而是用一个最简网表把仿真引擎单独跑一遍。下面这个分压电路只需要一个直流源和两个电阻，把它存成纯文本文件即可：

* divider.cir - minimal smoke test V1 1 0 DC 5V R1 1 2 2K R2 2 0 3K .TRAN 1U 10U .PROBE .END

用 PSpice A/D 的 File -> Open 打开这个文件，然后 Simulation -> Run。如果一切正常，Probe 窗口里会看到 V(2) 稳定在 3V 的波形。这里 .TRAN 1U 10U 的意思是输出打印步长 1µs、仿真结束时间 10µs，这两个数在图形界面里分别对应 Transient 面板的 Print Step 和 Final Time。这个冒烟测试通过，说明核心引擎、库解析、Probe 绘图链路都是通的，后面在 Capture 里出问题就可以锁定为操作问题而不是安装问题。我每次换机器、换系统后都会先跑一次这个网表，能省掉后面至少半小时的无效排查。

注意：如果 Probe 窗口里是空的，先确认左下角状态栏是否提示仿真已完成；然后用 Trace -> Add Trace 手动输入 V(2) 回车。还不行就打开 View -> Output File，直接看 .out 文本里的错误行号，90% 的环境问题都能从这里一次定位。

2.3 图形界面建工程的三个规定动作

网表验证通过后，再回到 Capture 建图形工程。File -> New -> Project，类型选 Analog or Mixed A/D，工程名和路径都用英文。创建过程中会弹出库选择框，把 analog、source、eval、breakout 四个勾上就够，勾太多会拖慢元件放置时的索引速度，搜索结果也会混入大量无关器件。

工程创建后是空白原理图页，放置元件用快捷键 P，连线用 W，放地符号用 G。第一次放元件时最容易踩的坑是：直接在搜索框里输入具体型号，结果搜不到，于是以为库里没有。实际上 9.2 自带的库分两类，一类是带 PSpice 模型模板的仿真元件，一类只是纯图形符号，后者也能放到图上，但仿真时会报 No PSpice Template，后面第 5 章会专门讲。稳妥做法是先放 breakout 库里的通用模型，比如 Rbreak、Cbreak、QbreakN，双击改 Value 和模型参数，等原理验证通过再替换成具体型号。

放完元件后的三个规定动作缺一不可：第一，用 W 连线，把信号路径连成完整回路，不要留悬空引脚；第二，用 G 放置接地符号，必须选名字为 0 的全局地，用自定义名称的当地地符号会导致网表识别不到参考点；第三，给输入端接激励源，直流分析用 VDC，瞬态用 VPULSE 或 VSIN。这三步缺一步，仿真结果要么全零，要么直接报浮动节点错误，属于 9.2 里最常见的人为失误。做完这三个动作后，PSpice -> New Simulation Profile 创建仿真配置，选好分析类型就能跑了。

3. 三种仿真的参数怎么填：DC 扫描、AC 分析与瞬态

3.1 DC Sweep：扫描源、起止值和步长的取舍

DC Sweep 解决的是"某个源从 A 值变到 B 值，各节点电压怎么跟着变"的问题。进入方式是 PSpice -> New Simulation Profile，名字按分析类型取，比如 dc_sweep；然后在 Analysis 面板把 Analysis type 设为 DC Sweep。面板上四个关键参数是：Sweep Variable 选 Voltage Source，Name 填源编号比如 V1，Start Value、End Value、Increment 分别填起止电压和步长。

图形界面配置等价于下面这条语句：

.DC V1 2 5 0.1

含义是从 2V 扫描到 5V，步长 0.1V。步长直接影响曲线分辨率和仿真耗时：0.1V 适合看整体趋势；如果临界点附近想读得更细，可以局部改到 0.01V，但没必要让全程都用小步长，否则纯属浪费算力。DC 扫描的横轴由仿真器自动设为扫描变量，Probe 里不需要手动设置 X 轴，很多人在这一步反复调 X Axis Settings 反而把波形搞乱。DC Sweep 面板里还有 Secondary Sweep 选项，用来做第二维扫描，比如同时扫电压和温度，做温漂分析时有用，日常低频设计基本用不上。

DC Sweep 的坑集中在面板下半部分的 Small Signal Analysis 区域，那是给 AC 仿真用的，跟 DC 无关，别在里面填数。判断 DC 结果对错，最简单的方法是看扫描起点处的读数是否等于静态工作点 Bias Point 仿真的结果；两个对不上说明电路里存在状态相关元件，比如电容初始值影响，需要先单独跑一遍 Bias Point，再回来做扫描。

3.2 AC Sweep：十倍频程点数与激励源 AC 属性

AC 分析算的是小信号频率响应，运放带宽、滤波器幅频特性、环路增益都靠它。配置面板里 AC Sweep Type 三选一：Linear、Octave、Decade。工程上最常用 Decade，也就是十倍频程，Total Points 填 100，Start Frequency 填 1，End Frequency 填 10MEG。这样 1Hz 到 10MHz 共 7 个十倍频程，总采样点 700，画出的波特图足够平滑，不会在拐点附近掉点。

为什么单独强调 Total Points？因为它的含义是"每个十倍频程内的采样点数"，不是总点数。点数太少，谐振峰可能被采样点漏掉，曲线看起来没有峰；点数太多，仿真时间线性上涨。先按 100 跑，曲线不理想再往 200 调，这个习惯能帮你省掉大量等待时间。AC 分析开始前必须确认激励源带 AC 属性：在 Capture 里双击 VAC 或 VSRC，看 AC Magnitude 栏有没有填幅值，默认 1V 就够，因为 AC 分析结果本质是传输函数，输入幅值会在计算中被折算掉。如果电路里只有 VDC 没有 VAC，AC 扫描结果要么全零，要么运行时报错，这是最典型的低级失误，检查顺序排在第一位。

跑完 AC 后，Probe 的 Y 轴默认显示幅值，单位是 dB。想看相位，不能用默认的 V(OUT) 直接看，要用 Trace -> Add Trace 里输入 VP(OUT) 得到相角曲线，VP 是 PSpice 的相位函数。很多人在这一步以为仿真结果坏了，其实是相位轴没有自动出现而已，函数输对，右轴一开就有了。

3.3 瞬态仿真：Print Step、Final Time 与 Step Ceiling 的关系

瞬态分析是时域波形的主力，配置项有 Print Step、Final Time、Step Ceiling。Print Step 是结果输出间隔，Final Time 是结束时刻，Step Ceiling 是内部积分器允许的最大步长。三个参数的关系是新手最容易搞混的地方：Print Step 只影响输出波形密度，不改变计算精度；Step Ceiling 才是真正约束数值积分误差的旋钮。很多人把 Print Step 调小以为能消除波形振荡，结果振荡还在，因为内部实际计算步长根本没变，这就是典型的"参数用错地方"。

一个可靠的设置套路是：先估计电路的最高相关频率 fmax，再令 Step Ceiling = 1/(100×fmax)。比如 100kHz 开关频率的电路，考虑开关沿的谐波成分，fmax 取 1MHz 量级，Step Ceiling 填 10ns 到 20ns，Print Step 取 Step Ceiling 的 10 到 100 倍，波形文件不会太大，关键瞬态又抓得住。下面给一个带脉冲源的电感负载例子：

Vsw 1 0 DC 0 PULSE(0 5 0 1N 1N 5U 10U) Rload 1 0 100 L1 1 0 10U .TRAN 0.1U 50U 0 10N .PROBE .END

.TRAN 的四个参数依次是 Print Step=0.1µs、Final Time=50µs、起始延迟=0、Step Ceiling=10ns。电感 10µH 在 10ns 步长下积分稳定，电流波形不会出现锯齿化。如果仿真结果出现周期性抖动，但电路原理上不该振荡，优先把 Step Ceiling 缩小一半重跑对比：波形变了，说明之前的抖动是数值假象，不是电路真问题；波形纹丝不动，再往真实振荡方向查。这是区分"数值噪声"和"真实行为"最直接的手段。瞬态收敛失败时，9.2 会在 .out 文件里提示 Time step too small，这时候不是继续缩步长，而是回头查电路里是否存在不合理的小时间常数，具体排查在第 5 章展开。

4. 元件库与模型库：eval、breakout 到自定义模型的落地路径

4.1 eval、source、breakout 三个库该怎么分工

9.2 自带的库数量不少，但没有哪个库能覆盖所有需求，关键是知道哪些库自带仿真模型。eval 库是评估版保留的精简元器件集，常见运放、比较器、二极管、三极管都能在里面找到，缺点是每个型号的参数是固定的，不方便改内部参数；breakout 库是通用的"拆开"模型，Rbreak、Cbreak、Lbreak、Dbreak、QbreakN 这些名字带 break 的元件，模型参数全部开放，适合做参数扫描和自定义器件行为；source 库是激励源集合，VDC、VAC、VSIN、VPULSE、VPWL 都在这。

选型逻辑可以这样定：做原理验证用 breakout，做具体型号验证用 eval，做激励用 source，做设计定稿需要精确匹配真实器件参数时，再用 Model Editor 自建元件。还有一条血泪经验：别在工程里把库全部挂上。9.2 每次启动都要预读挂载的库文件，挂得越多，元件放置窗口的搜索响应越慢，在老机器上尤其明显，打开元件库列表转圈半分钟都是常事。

4.2 Model Editor 改参数与生成新元件的流程

当内置型号参数和手头真实器件对不上时，就要动 Model Editor。常见做法是：先用 Model Editor 打开一个现有的 .lib 库文件，找到要改的模型名，比如一个 NPN 管，把 BF（电流放大倍数）、IS（饱和电流）、CJE（发射结电容）这些参数按器件手册填写，然后另存为一个新的 .lib 文件。下面是一个典型的模型段：

* my_transistor.lib - hand tuned NPN model .MODEL QMYNPN NPN ( + IS = 14.34E-15 + BF = 150 + VAF = 60 + IKF = 0.1 + RC = 0.5 + CJE = 10E-12 + CJC = 4E-12 + TF = 0.5E-9 + TR = 8E-9 )

保存后回到 Capture，放置一个 breakout 库的 QbreakN，双击元件打开属性框，把 PSpice Model 栏改成 QMYNPN，然后在 Model Library 一栏把这个新 .lib 的完整路径加进去。很多人在这一步改完模型，仿真出来还是旧参数，原因是 Capture 的属性框里 Model Library 路径没有生效。9.2 的模型解析顺序是先找元件属性里指定的库，再找全局配置文件里的库，两个地方不一致时，以全局配置优先，旧参数就被加载进来了。改完模型后，强烈建议先 PSpice -> Generate Netlist 强制重建网表，再运行仿真，否则 Capture 可能还在用缓存里的旧网表，这个细节能省掉大量"改了没反应"的困惑。

自建模型还有个陷阱：器件手册里的参数和 SPICE 模型参数不是一一对应的，尤其是结电容、串联电阻这些寄生参数，手册里通常给不全。我一般会优先寻找厂商提供的 SPICE 模型文件，后缀通常是 .lib 或 .mod，这些文件里的参数经过实测校准，比自己对着手册手填靠谱得多。9.2 直接支持读取这些文件，把文件放到工程目录下，在元件属性里引用绝对路径即可。

5. PSpice 9.2 仿真避坑：四个高频问题和排查路径

5.1 现象：报错 ERROR -- Model xxx is not defined

这个报错几乎每个用 9.2 的人都会遇到。现象是仿真一开始，.out 文件里出现 ERROR -- Model D1N4148 is not defined 之类的提示，然后仿真终止，Probe 里什么都没有。原因是元件符号存在，但它对应的仿真模型没有被加载，元件只被当成一张图，没有绑定可计算的模型。解决路径按顺序排查：第一步，双击元件看 PSpice Model 栏是否为空，为空说明这个符号本身不能仿真，去 eval 或 breakout 库里换对应元件；第二步，看 Model Library 栏引用的 .lib 文件是否真实存在于硬盘上，路径变了或者根本没拷过来都会报这个错；第三步，检查 Simulation Settings 的 Library 列表是否包含目标 .lib。这个报错本质是符号到模型的映射断了，不是电路错误，别花时间去改电路拓扑。

5.2 现象：仿真正常结束但波形全零或全是直线

第二种高频问题，仿真"成功"但输出毫无变化。原因通常有三个：一是激励源没真正接入电路，比如 VDC 负端悬空，或者源被放到了空白区域边缘；二是接地符号放错，9.2 里必须用名字为 0 的全局地，自定义名字的当地符号无法被网表识别；三是观察的节点名和实际输出节点对不上，波形找错位置。解决的办法是：在原理图页用 Display -> Show Blank Pins 把所有悬空引脚显示出来，逐一检查连接；再用 View -> Output File 里的 Node Voltage 表核对可疑节点电压。全零波形和"电路设计错误"是两回事，前者优先怀疑连线，其次才是器件参数，一上来就调参数只会越调越乱。

5.3 现象：瞬态仿真中断，提示 Time step too small

这个报错在开关电源和含大电感、大电容的电路里特别常见。现象是仿真跑到某一时刻突然停止，.out 文件提示 Time step too small，后面跟着一个极小的步长数值。原因是内部积分器试图把时间步长缩到极限也达不到收敛精度，根源通常是电路里有极端的模型参数或理想器件组合——比如理想电压源直接给理想电容充电，零内阻导致瞬间电流趋于无穷大。第一步，检查是否把理想电压源直接并联到了大电容上，在回路里串一个 1mΩ 到 1Ω 的小电阻，仿真器就愿意接受了；第二步，在 Simulation Settings 的 Options 面板里把 ITL1 从默认的 150 调到 500，把 ITL4 从默认的 10 调到 200，ITL1 管直流工作点迭代上限，ITL4 管瞬态每一步的迭代上限，给仿真器多一些尝试机会。注意放宽容差是手段不是目的，收敛后要把参数恢复默认值再跑一遍验证，避免把数值误差带进最终结果。

5.4 现象：波形毛刺多，分不清数值噪声还是真实振荡

毛刺和真实振荡的区分是模拟仿真的高频难题，处理不好会把好电路改成坏电路。经验做法有两个：第一，改变 Step Ceiling，比如把 10ns 改成 2ns 和 50ns 各跑一遍，看毛刺的幅度和出现位置是否跟随步长变化。跟着变，说明是数值假象；纹丝不动，说明是电路本身的特性。第二，把 RELTOL 从默认的 1e-3 收紧到 1e-4 重跑一遍，如果毛刺明显减少，说明默认容差下数值误差被放大了。真实振荡通常是连续的、周期性的，在不同步长下频率基本不变；数值振荡常表现为高频振铃叠加在平滑波形上，频率和步长强相关。判断完性质再去动电路。另外 9.2 的旧版算法对理想开关边沿特别敏感，给开关节点并联 1pF 到 10pF 的寄生电容，往往就能让波形安静下来，这是老工程师常用的处理手法，不是玄学，是给理想模型补上了真实电路的寄生路径。

6. Probe 波形后处理的实用技巧：光标测量与 FFT 谐波分析

6.1 用光标和测量函数替代肉眼读数

Probe 画完波形不是终点，读数才是。9.2 的 Probe 里用鼠标点击工具栏的 cursor 按钮，或者按快捷键调出十字光标，可以直接在曲线上读取坐标。要看两点差值时，第一点定住后不要松开，直接把光标拖到第二点，状态栏会同时显示 Delta X 和 Delta Y，测延时、测摆幅都靠这个。另外 Trace -> Evaluate Measurement 菜单里预置了一批测量函数：Peak 找峰值、Bandwidth 算 3dB 带宽、FallTime 测下降沿时间，这些函数比手动对比波形高效得多，结果还能直接导出成文本，写实验报告或做文档记录时很方便。

6.2 FFT 看谐波成分的两个前置条件

Probe 内置 FFT 功能，选中一条时域曲线后，从 Trace 菜单执行 FFT，当前窗口会切换成频域显示。看谐波时有两个前置条件必须满足：一是时域波形至少要包含 10 个完整基波周期，FFT 的频率分辨率才够，窗口太短频谱泄漏会严重到分不清基波和旁边的小峰；二是跑 FFT 前确认 Print Step 足够小，采样点数太少的话，频谱会把高频分量折叠回低频区，出现根本不存在的"假谐波"。我一般会先用 6.1 的 Bandwidth 函数预检一下主峰频率，再决定要不要做 FFT，避免在无意义的频谱图上浪费时间。

我自己的习惯是，碰到任何一个"波形看起来不对劲"的仿真结果，先在至少 5 组不同步长下重跑，再谈改电路。判断对不对，永远以步长不变性和能量守恒为基准，而不是以"看起来像不像"为基准。这个习惯在 9.2 上行之有效，换到别的仿真工具同样管用。9.2 能稳定服务到今天，靠的正是这套验证习惯而非软件本身，希望帮到你。

本文还有配套的精品资源，点击获取