企业官网建设流程全解析

1. 从一次探针打滑说起：Pad Layout 为什么值得单独拿出来讲

做射频在片测试的人，大概都经历过这样的场景：探针台调好、校准件跑完、程序也写好了，结果针尖落到 Pad 上，接触电阻忽大忽小，S 参数在某个频点突然冒出一个莫名其妙的谐振。你反复检查校准、检查线缆、检查探针磨损，最后发现问题出在最不起眼的地方——Pad 的尺寸、间距和过渡结构没设计好。

射频探针的 Pad Layout，说白了就是探针针尖和芯片（或测试结构）之间那几百微米乘几百微米的"接口"。它看起来只是几个金属方块，但它同时承担了三件事：让探针可靠落针、把信号低损耗地引进去、把参考地就近接回来。这三件事任何一件没做好，后面所有的校准和测量都会打折扣。

我见过不少项目，DUT 本身设计得很讲究，片上传输线做了共面波导、做了接地屏蔽，结果 Pad 区域随便画了几个方块，探针一落上去，回波损耗直接恶化好几个 dB，测出来的数据自己都不敢信。所以这篇就围绕"可靠落针"和"DUT 传输线过渡"这两条主线，把 Pad Layout 的设计逻辑、参数取舍和实操经验完整拆一遍。适合正在做在片测试的射频工程师、做测试结构的版图设计者，以及刚接触探针台、想搞清楚"为什么我的数据不稳"的测试新手。

2. 探针落针的物理约束：先搞清楚针尖在 Pad 上发生了什么

2.1 针尖不是"点"，它有自己的几何形状和滑移行程

很多人脑子里探针就是一个理想的点接触，实际上常见的射频探针（GSG 结构）针尖是有一段斜面的，落针时探针先接触 Pad 表面，然后随着探针台 Z 轴下压，针尖会在 Pad 表面产生一个向前的滑移（业内常说的 scrub 或 skate）。这个滑移量通常在几微米到几十微米之间，目的是刺穿 Pad 表面的氧化层和污染层，形成稳定的金属接触。

这就带来第一个硬约束：Pad 在针尖滑移方向上必须留够余量。如果你的 Pad 在滑移方向只有 30 微米宽，而探针的滑移行程有 40 微米，针尖就会滑出 Pad 边缘，落到衬底或介质上，接触直接失效。所以设计时不能只按"针尖落点"来定 Pad 尺寸，要按"落点 + 滑移行程 + 工艺套刻误差"来定。

2.2 接触电阻与下压量：不是压得越深越好

探针下压量（overdrive）直接决定接触电阻。压得浅，氧化层没刺穿，接触电阻大且不稳定；压得深，针尖刺入金属，接触电阻小，但会加速针尖磨损，也可能压裂 Pad 下方的介质层。实测经验是，对于常见的金 Pad 和钨针尖，overdrive 控制在 50 到 100 微米是比较舒服的区间，具体要看探针厂商给的推荐值。

这里有个容易被忽略的点：Pad 下方的机械支撑。如果 Pad 下面是空的（比如悬空的金属层），下压时 Pad 会变形甚至塌陷，接触电阻就会漂。所以 Pad 下方最好有连续的金属或介质支撑，别让它在机械压力下"软"下去。

2.3 落针精度与 Pad 间距的博弈

GSG 探针的针间距（pitch）是固定的，常见有 100、150、200、250 微米等规格。Pad 的间距必须和探针 pitch 严格对应，否则针尖根本落不到三个 Pad 上。但间距定小了，相邻 Pad 之间的耦合会变强；间距定大了，探针可能跨不过去或者引入额外的寄生。

我的做法是：先确定探针型号和 pitch，再反推 Pad 间距，而不是先画 Pad 再去找探针。因为探针是标准件，改探针成本高，改版图成本低。另外，Pad 间距还要考虑探针的"视野"——有些探针座比较宽，间距太小的 Pad 阵列会让相邻探针座互相干涉。

3. Pad 尺寸、间距与形状：一张表把关键参数说清楚

3.1 核心参数对照表

下面这张表是我根据多个项目总结的常用取值范围，具体数值要结合你的探针型号、工艺节点和测试频率调整，不能照搬。

3.2 为什么高频下 Pad 反而要做小

这里有个反直觉的地方：低频测试时大家希望 Pad 越大越好，落针容易；但到了毫米波频段，Pad 本身就是一个电容，Pad 越大，对地的寄生电容越大，信号在 Pad 处的高频损耗和反射就越严重。一个 100×100 微米的 Pad 在 40 GHz 以上可能引入明显的容性加载，让过渡段的阻抗偏离 50 欧姆。

所以高频项目的常见做法是：在保证落针可靠的前提下，尽量压缩 Pad 尺寸，同时用后面要讲的过渡结构来补偿 Pad 带来的寄生。有些设计甚至会用"小 Pad + 短过渡线"的组合，把 Pad 的寄生纳入整体匹配网络里一起优化。

3.3 形状不是随便画的：圆角、倒角和对称性

Pad 的形状也有讲究。直角矩形的尖角在高频下容易产生电场集中，虽然影响不如尺寸大，但在毫米波频段值得注意。有些设计会用圆角或倒角来缓解。另外，GSG 三个 Pad 的对称性很重要——如果信号 Pad 和两个地 Pad 的相对位置不对称，回流路径就不对称，会激励起不必要的高阶模式。

我个人的习惯是：信号 Pad 和地 Pad 用同样的尺寸和形状，保持严格对称，过渡结构也按对称来设计。这样在后续做去嵌（de-embedding）时，模型更干净，误差更小。

4. 从 Pad 到 DUT 传输线：过渡段才是真正的技术活

4.1 过渡段要解决的核心矛盾

Pad 是"大"的、容性的、为落针服务的；DUT 传输线是"小"的、需要严格 50 欧姆的、为信号服务的。过渡段的任务，就是把这两个电气特性完全不同的东西平滑地连起来，让信号从探针进入 Pad，再低反射地进入 DUT 传输线。

这个过渡段本质上是一个阻抗变换和寄生补偿网络。Pad 引入的容性寄生，需要用一段感性结构（比如一段高阻抗线，或者一段窄的共面波导）来抵消，让整体在目标频段内保持接近 50 欧姆。这就是为什么过渡段不能随便画一根直线连过去——那样 Pad 的电容会直接暴露在传输路径上，产生反射。

4.2 共面波导过渡的常见做法

最常见的过渡结构是共面波导（CPW）或者接地共面波导（GCPW）。信号 Pad 通过一段 CPW 过渡到 DUT 的传输线，两侧的地 Pad 通过地平面和过孔连接到参考地。关键参数包括：

• 中心导体宽度：决定过渡段的特性阻抗，要结合介质厚度和介电常数算。
• 槽宽（gap）：信号线和地平面之间的间距，影响阻抗和场分布。
• 地过孔的位置和密度：地回流路径要短，过孔要靠近过渡段，否则地回流绕远路，引入电感。
• 过渡段长度：太长会引入额外损耗和相位偏移，太短则补偿不充分。

我一般会先用电磁仿真（比如二维或三维场求解器）扫一遍过渡段的 S 参数，把回波损耗在目标频段内压到 -20 dB 以下，再定版图。仿真时一定要把 Pad 的寄生、探针的模型（如果厂商提供）一起放进去，否则仿真和实测会对不上。

4.3 地 Pad 的回流设计：别让地"绕远路"

很多人设计 Pad 时只关注信号 Pad，地 Pad 随便连一下。实际上地 Pad 的回流路径对高频性能影响极大。理想情况下，信号从探针信号针进入，回流从地针出来，这个回流路径要尽可能短、尽可能对称。

如果地 Pad 到参考地的连接很细、很长，或者过孔离得很远，回流就会绕路，引入额外的电感，表现为过渡段阻抗偏高、回波损耗恶化。我的经验是：地 Pad 下方和附近要多打过孔，过孔要尽量靠近 Pad 边缘，让回流路径短而宽。有些设计会在地 Pad 下方做一整片地平面，再用密集过孔连到背面地，效果很好。

5. 校准与去嵌：Pad Layout 设计时就要为它留后路

5.1 为什么 Pad Layout 和校准结构要一起设计

在片测试离不开校准，而校准件的设计（比如 SOLT、LRRM 用的开路、短路、负载、直通结构）和 Pad Layout 是强耦合的。校准件的 Pad 必须和 DUT 的 Pad 在几何上一致，否则校准参考面和 DUT 参考面对不上，去嵌就会出错。

所以我在做 Pad Layout 时，会同步设计一套校准结构，让它们的 Pad 尺寸、间距、过渡段长度和 DUT 完全一致。这样校准得到的误差模型才能准确反映 DUT 测试时的寄生，去嵌后的数据才可信。

5.2 去嵌对 Pad 寄生的依赖

去嵌的本质是把 Pad 和过渡段的寄生从测量结果里"减掉"，还原 DUT 本身的性能。常用的方法有开路-短路去嵌、以及基于等效电路的去嵌。这些方法都依赖一个前提：Pad 和过渡段的寄生是可建模、可重复的。

如果 Pad Layout 设计得乱七八糟，寄生随位置变化很大，去嵌模型就建不准，去嵌后的数据反而比不去嵌还离谱。所以从设计阶段就要保证 Pad 和过渡段的几何一致性、对称性和可重复性，这是去嵌能成功的基础。

5.3 实操中的一个小技巧

我习惯在版图里放几组"纯 Pad + 过渡段"的测试结构（不含 DUT），专门用来提取 Pad 和过渡段的寄生。这些结构的测量结果可以直接用来验证去嵌模型，也能帮你判断 Pad Layout 本身有没有问题。如果这些结构的 S 参数在目标频段内很干净，说明 Pad 和过渡段设计过关；如果它们自己就有谐振，那 DUT 的数据肯定也不可信。

6. 踩过的坑与排查链路：数据不稳时先怀疑 Pad

6.1 接触电阻漂移：从针尖查到 Pad 支撑

有一次测试，接触电阻在几分钟内从几欧姆漂到几十欧姆，数据完全没法用。排查链路是这样的：先换探针，没用；再查探针台水平度，正常；最后把芯片拿下来看 Pad，发现 Pad 下方是悬空的金属，下压后 Pad 发生了塑性变形，表面被压出凹坑，接触面积越来越小。

这个坑的教训是：Pad 下方的机械支撑必须在设计阶段就确认。后来我们在 Pad 下方加了连续的金属叠层，问题就解决了。所以如果你遇到接触电阻随时间漂移，除了查探针和探针台，一定要看看 Pad 下方是不是"软"的。

6.2 高频谐振：过渡段太长或地过孔太远

另一个项目，S21 在 30 GHz 附近出现一个深谷。查了半天，最后用仿真复现出来，原因是过渡段太长，加上地过孔离 Pad 太远，形成了一个寄生谐振腔。把过渡段缩短、地过孔往 Pad 边缘挪之后，谐振消失。

这个排查过程说明：高频下的异常谐振，优先怀疑过渡段和地回流。可以先用仿真扫参数，定位是哪个结构引起的，再改版图验证。

6.3 相邻 Pad 耦合：间距太小惹的祸

还有一次，两个相邻测试结构的信号 Pad 间距太小，测试其中一个时，另一个的探针虽然没落，但它的 Pad 通过耦合影响了测量结果。后来把 Pad 间距拉开，或者在 Pad 之间加接地屏蔽，耦合就降下来了。

所以设计 Pad 阵列时，相邻信号 Pad 之间要有足够的隔离，必要时加地 Pad 或接地屏蔽线。别为了省面积把 Pad 挤在一起，高频下省的那点面积会以数据质量的形式还回来。

7. 一套可复用的 Pad Layout 设计流程

7.1 从探针规格反推版图约束

我的流程通常是这样的：先确定探针型号、pitch、针尖滑移行程和推荐 overdrive，把这些作为硬约束写下来；然后确定测试频率范围和目标阻抗；接着算 Pad 尺寸和过渡段参数，用仿真验证；最后同步设计校准结构，保证几何一致。

这个顺序很重要，先约束后设计，而不是先画再改。探针是标准件，版图是自由的，让版图去适配探针，而不是反过来。

7.2 仿真验证的检查清单

仿真时我会重点看这几项：目标频段内的回波损耗是否低于 -20 dB；插入损耗是否在可接受范围；过渡段有没有异常谐振；Pad 处的阻抗是否接近 50 欧姆；地回流路径是否短而对称。任何一项不达标，就回去改参数，直到全部通过。

7.3 流片后的实测验证

流片回来后，先测"纯 Pad + 过渡段"结构，确认它们干净；再测校准件，确认校准有效；最后测 DUT，做去嵌。如果纯 Pad 结构就有问题，那说明 Pad Layout 本身需要改，别急着怀疑 DUT。

这套流程我用了好几个项目，虽然不能保证一次成功，但至少能把问题定位在正确的环节，不会在 DUT 和测试系统之间来回扯皮。

8. 几个容易被忽略的细节

8.1 Pad 金属的选择与厚度

Pad 金属常用金，因为金抗氧化、接触电阻稳定、耐磨损。但金的附着力不如某些金属，需要合适的粘附层。厚度方面，太薄容易被针尖刺穿到下层，太厚则可能带来应力和工艺问题。1 到 3 微米是常见范围，具体看工艺能力。

8.2 探针磨损与 Pad 寿命

探针是消耗品，Pad 也是。每次落针都会在 Pad 上留下痕迹，落针次数多了，Pad 表面会被磨出坑，接触电阻上升。所以测试结构的设计要考虑"能承受多少次落针"。如果同一个 Pad 要反复测很多次，可以适当加大 Pad 尺寸或加厚金属，延长寿命。

8.3 温度与机械稳定性

如果测试涉及变温，Pad 和探针的热膨胀系数不同，落针位置会随温度漂移。这时候 Pad 的余量要留得更大，或者用主动对准的探针台。变温测试对 Pad Layout 的机械稳定性要求更高，设计时要提前考虑。

9. 写在最后的一点个人体会

Pad Layout 这件事，说大不大，说小不小。它不像 DUT 设计那样有那么多理论可以讲，但它直接决定了你能不能拿到可信的数据。我自己的体会是：把 Pad 和过渡段当成电路的一部分来设计，而不是当成"接口"随便画。它的寄生、它的回流、它的机械特性，都会进入你的测量结果。

另外，别怕在仿真和测试结构上多花时间。多放几组纯 Pad 结构、多做几次仿真扫描，看起来费事，但比起流片后数据不可信、反复排查，这点投入太值了。射频测试里，最贵的从来不是版图面积，而是你花在"怀疑数据"上的时间。