企业官网建设流程全解析

两个月前我拿一台18W的USB适配器去做传导骚扰预扫，150kHz到30MHz的曲线在3MHz附近顶到限值线边上，波形不是一条干净的谐波包络，而是一片毛刺状的宽带骚扰。测了几次，换了两版磁路参数都没压下去。后来把原边反馈（PSR）控制芯片的谷底导通参数、初级绕组与辅助绕组之间的耦合电容、还有RCD吸收里二极管的反向恢复时间三个变量一起调，才把余量拉出来。

这件事让我重新意识到，PSR开关电源的EMC设计，和传统用光耦反馈的方案完全是两套打法。芯片省掉了次级反馈电路，但代价是噪声耦合路径更多、控制回路更敏感，很多在仿真里看不出来的寄生参数，最后都会在频谱仪上变成超标点。这篇内容不是教科书式的理论罗列，而是把我这些年做反激PSR电源时踩过的坑和有效手段整理出来，重点讲清楚每个技巧为什么有效、怎么调、以及调了之后会牺牲什么，适合正在做适配器、充电器、辅助电源这类产品的硬件工程师参考。

1. 原边反馈的EMC难点先从“电流不连续”说起

1.1 反激是断续工作，频谱天然就是梳状的

反激电源的本质是一个储能电感，开关管导通时变压器存储能量，关断时能量传递到次级。绝大多数小功率PSR方案工作在DCM（断续模式）或者QR（准谐振）模式，输入电流不是连续的，而是每个周期一个尖脉冲。这种电流波形用傅里叶展开，能量会集中在开关频率的整数倍上，形成一个个离散的尖峰。

这就是传导骚扰测试里最常见到的“毛梳状”频谱。基波往往落在几十千赫兹到一百多千赫兹，但标准从150kHz才开始测，所以我们看到的第一个超标点通常是二次或三次谐波。比如开关频率65kHz，那150kHz以下的部分虽然超标了也不管，真正要对付的是130kHz到1MHz区间的差模骚扰，这一段的能量主要由输入电流包络的谐波决定。

我见过很多工程师一上来就堆滤波器，X电容从0.1uF加到0.47uF，共模电感从10mH换到30mH，但频谱上该超标的点纹丝不动。原因是他们把每个骚扰频点都当作独立的，没有意识到所有谐波都来自同一个电流脉冲的重复。源头不削减，滤波只是把问题从150kHz推到了2MHz，并没有真正解决。

所以在PSR项目的EMC设计里，我会先问三个问题：开关频率定多少？芯片有没有频率抖动功能？工作模式是在DCM还是QR?这三个参数基本决定了传导骚扰的“底噪”，后面所有滤波器和吸收电路都是在跟这个底噪博弈。

1.2 PSR采样绕组带来的寄生通道

PSR控制器通过辅助绕组采样输出电压，省掉光耦和TL431，成本低、板子小，这是它最大的优势。但辅助绕组和初级绕组在变压器里是近距离耦合的，开关管漏极的高频跳变电压，会通过初级绕组与辅助绕组之间的匝间电容，直接耦合到芯片的供电绕组和采样电阻上。

这条路径对EMC的影响很隐蔽。漏极电压的dv/dt可达几十伏每纳秒，耦合过去的电流虽然只有几十毫安，但频率非常高，可以通过芯片的供电引脚进入控制地，再通过芯片地线回到输入电容负极。如果芯片的GND引脚离功率地很远，这段地线就成了天线。

我自己踩过一次：一款12W LED驱动，辐射测试在80MHz附近翘起来一个包，怎么加磁珠都没用。后来把辅助绕组从初级绕组的顶层改成夹在两层初级之间，同时把芯片VCC的滤波电容从100nF加大到220nF，并把电容地脚直接接到MOSFET源极的检测电阻端，那个包才消失。原因就是辅助绕组耦合过来的高频电流被旁路掉了，没有进入控制地环路。

这个案例说明，PSR的EMC设计不能只看初级功率部分，辅助绕组的绕制位置、供电电容的位置、芯片地的选择，都是和主功率回路同等重要的变量。

1.3 EMC要从账本算起：留多少余量给谁

做EMC设计最忌讳的是没有一个整体预算。空间就那么大，X电容、Y电容、共模电感、磁珠、吸收电路，每一个都要占体积和成本。我习惯在方案选型阶段就列一个清单：允许用一个还是一级EMI滤波器？板子上能不能放下两个X电容？Y电容的漏电流上限是多少？芯片的展频功能能不能开启？如果产品要做CCC、CE还是FCC，标准不一样，余量要求也不同。

这个阶段不花太多时间，但是帮你避免后期被动加料的死局。有次帮某客户做一款5V3A适配器，外壳空间限得很死，初级侧只能放一个横向的棒形电感，放不下共模电感。最后只能靠变压器屏蔽层、RC吸收和PCB布局把传导骚扰压下去，改了三个版本才过。如果一开始就意识到不能加共模电感，变压器设计的思路完全会不同。

所以我把EMC预算当成跟热设计、安规距离同样重要的前置约束。先定了你能用的“武器清单”，再去谈具体设计，才不会出现样机打样后改结构的情况。

2. 变压器设计：屏蔽绕组不是“缠上一圈就好”

2.1 三明治绕法的真实意义是降低漏感与耦合电容的权衡

反激变压器的漏感直接决定了开关管关断尖峰的大小，也决定了RCD吸收电路的损耗。通常我们会用三明治绕法，把次级绕组夹在两段初级绕组中间，初级绕组对次级绕组的磁场耦合更紧密，漏感能降到常规绕法的三分之一左右。

但代价是耦合电容变大。初级和次级之间靠得更近，原边开关节点（MOSFET漏极）的高频电位变化通过层间电容直接耦合到次级输出端，产生共模骚扰。如果次级再接一根长输出线，整根线就成了发射天线。

我做过对比：同一副磁芯、同匝数，次级夹在两段初级中间，漏感从8.2uH降到2.5uH，但初次级间的耦合电容从12pF增加到35pF。传导测试低频段确实好了，因为漏感尖峰小了；但8MHz以上共模骚扰反而恶化了好几个dB。

所以三明治绕法不是免费的午餐。对PSR电源来说，如果芯片工作在DCM/QR模式，漏感尖峰对效率影响很大，三明治绕法通常还是首选，但必须搭配屏蔽绕组来阻断共模耦合。绕法本身要和EMC措施一起评估，而不是孤立地追求低漏感。

2.2 屏蔽层的接法决定了共模电流往哪走

在初级和次级之间加一个屏蔽绕组，是压制共模骚扰最直接的手段。屏蔽绕组一般用铜箔或者较粗的漆包线绕一层，宽度尽量覆盖整个骨架窗口，隔在初级和次级之间。它的作用相当于给电容耦合的共模电流提供一条低阻抗地回路，不让它跑进输出线或者输入线。

屏蔽绕组的接法很讲究。最常用的是把屏蔽绕组的一端接到初级地，另一端悬空。注意绝对不能两端都接，否则铜箔或绕组会形成一个短路环，不仅产生很大的涡流损耗，变压器还会严重发热。如果屏蔽层接的是次级地，则对次级侧的共模电流旁路效果更好，但会增大次级对地的寄生电容，需要在测试中实际验证。

我通常先按初级地接法做一版样品，因为PSR上主要噪声源是原边MOSFET漏极。如果输出侧传导测试过不了，再试试改成次级地。也可以把屏蔽层通过一个小电容接地，比如1nF~4.7nF，这样直流隔离、高频导通，对安规耐压测试更友好。

2.3 磁芯接地和骨架结构容易被忽略

磁芯本身的电位是悬空的，它和绕组的寄生电容会耦合开关噪声。很多工程师认为磁芯不参与导电，就不处理它，实际上磁芯常常会成为一个“拾取天线”，把电场噪声耦合到周围走线或者散热片上。

处理办法很简单：用铜箔或导电胶带把磁芯包一圈，连接到初级地。注意不要形成围绕磁芯的闭合导电环，尽量只在一端连接地。对环形或者E型磁芯，可以把磁芯中柱接地，或者通过骨架的引脚引出接地端。个别高密度适配器里，我甚至会把磁芯接到MOSFET的源极电阻地，效果比接到输入电容地更好。

还有骨架结构的影响。使用底座式骨架时，每个引脚之间的爬电距离是固定的，但引脚本身也是共模电流的通道。辅助绕组和反馈绕组的引脚如果安排在靠近漏极引脚一侧，高频噪声很容易串进控制电路。设计骨架绕组表的时候，把辅助绕组的地引脚放在初级地一侧，和主功率地引脚相邻，能减少一个噪声回路。

3. 原边开关振铃的压制：RCD和栅极电阻的最佳配角

3.1 漏感尖峰不是耐压问题，是宽带噪声源

MOSFET关断瞬间，变压器漏感中的能量无处释放，会与MOSFET结电容谐振，形成几十纳米到几百纳秒的高频振铃。从耐压角度，我们关心尖峰有没有超过MOSFET的VDSS；从EMC角度，这个振铃才是真正的“麻烦制造者”。

振铃频率通常在30MHz到80MHz之间，虽然幅度不大，但它会通过PCB走线和变压器电容直接耦合到外部线缆，成为辐射测试超标的主要来源。更麻烦的是，振铃频率会随负载变化而漂移，不能靠单一频率的滤波器来压制。

RCD吸收电路的作用就是把这个振铃的能量消耗掉。钳位电容上的电压要控制在几个周期内基本不变，电阻再把这个钳位电压消耗掉。如果RC值选得太小，吸收太强，钳位电压低，效率下降；选得太大，吸收不足，漏感尖峰依然存在。实际调试时，我习惯用示波器看漏极波形，把尖峰幅度控制在MOSFET额定电压的80%以内，同时用频谱仪看特定频段有没有明显改善。

3.2 RCD参数估算与实测微调

RCD的电阻功率可以用一个粗略公式估算：

P = 0.5 × Lleak × Ipk² × fsw

假设漏感是3uH，峰值电流1.5A，开关频率100kHz，算出来大约是0.34W，实际因为还有钳位电容放电的额外损耗，留1.5到2倍余量，选0.5W~1W电阻比较稳妥。

电阻阻值的调整会直接影响钳位电压和振铃形态。阻值偏大，电容放电慢，钳位电压抬高，漏感尖峰没有被压住；阻值偏小，放电快，但钳位电阻损耗大，低压输入时效率明显变差。我通常起步定在几十千欧到一百千欧，然后根据漏极波形微调。

钳位电容的容值选择同样重要。容值太小，钳位电压纹波大，开关周期间尖峰不稳定；容值太大，钳位电压建立慢，启动瞬间容易过压。常用范围是几百皮法到几纳法。注意这里一定要用低ESL的CBB电容或MLCC，不能用普通的电解电容。

还有一个细节：RCD吸收二极管的选型。我见过很多设计随便用个1N4007，结果反向恢复时间太长，吸收过程本身又制造了一个高频振荡。至少要用快恢复二极管，结电容也要小。有条件的话可以试试在二极管两端并联一个几欧姆的小电阻，进一步抑制恢复振铃。

3.3 栅极电阻和频率抖动：先调谁更划算

MOSFET的开通速度决定了漏极电流的上升斜率，也就是di/dt。di/dt越大，输入差模电流的高频分量越强，传导骚扰越难压。很多PSR方案为了追求效率，把栅极驱动电阻设得很小，比如2.2欧，开关损耗是低了，但频谱在十几兆赫兹这一段明显抬高。

适当增大栅极电阻，从2.2欧升到10欧甚至22欧，能显著降低开通时的电流变化率，传导骚扰可以改善3~6dB。代价是开通损耗上升，效率会掉0.3~1个百分点。在适配器这类对效率要求高的产品里，需要和外壳温升权衡。

还有一个零成本技巧是开启芯片的展频或频率抖动功能。现在的PSR控制IC普遍有抖频设计，让开关频率在一个很小的范围内连续变化，比如65kHz±6kHz，把原本集中在单一频率的谐波能量分散开。准峰值检波对持续窄带信号比较敏感，频谱摊开后，测试读数可以下降2~4dB。这在轻载PFM模式下尤其明显。

我的经验是先打开频率抖动，再通过栅极电阻调节斜率，最后才动吸收电路。前两个手段基本不增加成本，效果又立竿见影，能解决一部分问题就不要急着加大滤波器和吸收损耗。

4. 传导干扰的两条腿：差模与共模要分开治

4.1 低频段先判差模，高频段主要看共模

传导骚扰通过LISN测量，最终体现为差模分量和共模分量的叠加。差模是信号线之间的噪声，主要来源于输入电流的脉冲包络，集中在150kHz到几兆赫兹；共模是信号线对地的噪声，主要由高频节点对地的寄生电容耦合产生，在几兆赫兹到30MHz占主导。

判断方法是做A/B测试：把Y电容断开，看哪个频段变差。通常断开Y电容后，高频段共模明显恶化；低频段则没什么变化。反过来，把X电容容量减半，低频段差模会明显上升。把输入共模电感的两个绕组改为分离电感，差模分量变化很小，但共模分量立刻变差。

这个判断过程很快，比直接瞎调参数有效得多。设计阶段就应该把两个路线分开：差模用X电容和差模电感，共模用共模电感和Y电容。如果低频和高频一起超标，说明两个路线都要动，不要指望某一个元件把两个问题同时解决。

4.2 输入滤波器拓扑顺序的讲究

输入端元件的摆放顺序对滤波效果有直接影响。我常用的一级滤波结构是：保险丝→X电容→共模电感→X电容→整流桥。如果空间足够，会再加一级共模电感和X电容，形成两级滤波。

第一种X电容放在最前面，承担一部分差模电流的旁路，也给后级共模电感提供一个低阻抗参考点。共模电感的两个绕组必须对称绕制，主要对共模信号呈现高阻抗，对差模信号呈现很小的阻抗。但它总有漏感，这部分漏感可以当差模电感用，所以选型时可以留意漏感大小。

很多工程师只关注共模电感的感值，忽略了它的漏感和绕线分布电容。感值太高，漏感也大，但分布电容会变大，高频段阻抗反而下降。用频率阻抗曲线去选型比单纯看感值更靠谱。通常电源用的共模电感，在10MHz以上阻抗要通过电容性耦合维持，不能衰减得太快。

4.3 Y电容不是用来“凑数”的：位置比容值更重要

Y电容跨接在初级地和次级地之间，为共模电流提供返回通路。它在PSR电源里尤其重要，因为没有光耦，初级和次级之间原本就没有任何电气联系，分布在变压器和PCB上的寄生电容就成了唯一的共模回路，而寄生电容的位置和阻抗是不可控的。

Y电容的容值选择要权衡漏电流限制。标准一般要求对地漏电流小于一定值，容值越大漏电流越大。常用范围在100pF到2.2nF，具体看应用场景。医疗类产品会更苛刻，可能只能用几十皮法。

容值之外，放置位置非常关键。Y电容的两个焊盘要分别靠近初级输入电容的负极和次级输出电容的负极，走线要短，不能从功率节点附近跨过。如果把Y电容接到芯片控制地的铺铜上，反而会把噪声引到控制电路。

我调试时习惯在Y电容位置上预留两个并联焊盘，一个接主地，一个接信号地，方便试两种接法。很多时候只是把Y电容接地点从输出电容的正极旁边挪到负极，高频段就能下降2~3dB。

5. PCB布局：把高频环路切小，比什么都管用

5.1 初级功率环：Mosfet、变压器、电容的三角形

初级侧的功率回路是：输入电容→变压器初级绕组→MOSFET→检测电阻→回到输入电容负极。这个环路里流过的电流是高频脉冲，它包围的面积决定环路电感的辐射能力。面积越大，EMC越差。

设计时，输入电解电容和旁路瓷片电容要尽量靠近变压器初级引脚和MOSFET漏极。常见做法是把电解电容放在变压器一侧，旁边再放一个100nF的陶瓷电容，陶瓷电容承担高频脉冲电流，电解电容承担低频储能。两个电容的地脚和MOSFET源极电阻的地脚要汇聚到一个星点，再通过一小段宽铜皮回到输入电容负极。

MOSFET的漏极焊盘是一个电压跳变节点，它会和附近走线产生电场耦合。所以漏极走线要短而粗，不要跟栅极驱动走线平行。开关管如果有散热焊盘，尽量接到源极地或通过铺铜接到输入电容负极，不要让D极焊盘大面积铺铜裸露在表层。

5.2 次级整流环：振铃最容易从这里辐射出去

次级整流二极管和输出电容同样构成一个高频环路。二极管在反向恢复时会产生反向电流尖峰，与变压器次级漏感谐振，频率常常在几十兆赫兹。这个环路的面积如果很大，输出线缆就会被当成天线，辐射测试直接超标。

次级整流二极管和输出电容要像初级侧一样紧挨着放。二极管阳极到变压器引脚、阴极到输出电容、输出电容负极回到变压器辅助地，这个闭合回路应该尽可能小。肖特基二极管反向恢复时间短，但结电容仍然会与漏感谐振，所以很多设计会在二极管两端并联一组RC吸收，电阻用10~100欧，电容用10~100pF。

RC吸收的接地位置也有讲究。最好直接跨接在二极管两端焊盘上，走线越短越好。如果没空间，至少要把电容的地脚接到输出电容负极，而不是绕一圈再去其他地，否则吸收电流也会变成新的噪声源。

5.3 辅助绕组与芯片地：控制芯片的“神经”别被干扰

PSR芯片的VDD绕组提供的电流虽然不大，但它同样有高频开关成分。VCC电容要尽量靠近芯片的VDD和GND引脚，通常用100nF的陶瓷电容。辅助绕组的整流二极管靠近变压器引脚，输出到VCC电容的走线不要与初级主功率走线平行。

芯片地是关键。PSR芯片内部通过采样辅助绕组电压来调节输出，如果控制地受到功率地电流的干扰，采样电压上叠加的噪声会导致环路不稳定，严重时会出现可听噪声或输出纹波增大。我通常把芯片GND引脚单独走一根线到输入电容负极的星点，而不是直接大面积铺铜连接。

采样电阻和分压电阻要远离MOSFET的漏极走线。如果板子空间紧张，可以用一个小的铺铜隔离岛，岛的一端通过低阻抗接到星点。不要小看这一两条走线的调整，它经常决定了输出电压纹波和EMC测试的高频包络。

6. 一次18W适配器传导超标整改的完整复盘

6.1 第一次预扫：低频段典型差模超标

这里有台模拟项目：某款18W USB适配器，输出5V3A，采用PSR准谐振方案，变压器用的PQ2020磁芯，输入一级EMI滤波。第一次预扫结果，低频150kHz到300kHz段QP值超标4dB，3MHz附近有一个尖峰离限值只有2dB，8MHz到15MHz共模底噪整体偏高。

当时先判断低频段是差模问题。输入电流是三角波，谐波包络在低频段下降慢，单靠一个X电容显然压不住。3MHz那个尖峰比较孤立，怀疑是变压器的漏感振铃，也可能是Y电容和共模电感的寄生参数形成的谐振峰。

6.2 整改动作：共模电感、滤芯电容、屏蔽绕组一次到位

第一次整改我做了三件事。一是把输入X电容从0.15uF换成0.22uF，并在整流桥后再并一个0.1uF的X电容，形成两级差模旁路，低频段直接回落了3dB。二是调整共模电感位置，把它放在第一个X电容和整流桥之间，利用它的漏感增加差模阻抗，3MHz那个尖峰被压下去一部分。

第三件事是给变压器加屏蔽绕组。原版变压器初级和次级之间没有屏蔽，次级侧通过层间电容耦合的共模电流较多。重新打样后，在次级绕组外层加了一层铜箔屏蔽，一端接初级地。这一层屏蔽把8MHz以上的底噪整体压低了4~5dB。同时把次级整流二极管的RC吸收重新调了一遍，从68欧配10pF改成100欧配22pF，7MHz左右的振荡包络明显收敛。

6.3 整改后的对比数据和后续量产一致性

最终测试，低频段余量大于8dB，3MHz尖峰余量6dB，高频段全频低于限值线至少5dB。带满载、轻载、待机三种状态重测，只有待机时因频率降得很低，150kHz附近余量略小，但也还有4dB。

整改过程中发现一个量产隐患：屏蔽绕组一端是手工焊到初级地脚，不同工人焊接位置有差异，导致同样的PCB，传导频谱在10MHz以上可能会有3dB波动。后来把屏蔽层的接法改成一个铜箔端子，直接用夹具固定到骨架引脚，一致性才稳定。

接着做了一次物料批次验证，把次级二极管从品牌A换成品牌B，同样型号同样参数，结果7MHz振铃幅度明显变大，传导余量掉到2dB左右。原因是两个品牌的结电容和反向恢复软度有差异。后期我养成习惯，在新物料认证时把开关管、次级二极管、共模电感、Y电容这些关键器件的频谱特征都留底，EMC测试一旦波动，优先对比这几张底图。

做PSR电源这几年，最深的体会是EMC不是测试阶段的补救工作，而是从变压器骨架选型、PCB布局、控制芯片展频配置一路堆出来的。先把源头电流波形和振铃时间压住，再加滤波器和吸收电路，才会有真正的余量。如果你的产品也卡在传导或辐射测试上，可以按这个顺序查一遍：先开抖频，再调栅极电阻，接着看变压器屏蔽和Y电容接法，最后才动滤波器被动的参数。大多数情况下，问题没有想象中复杂，缺的只是一次系统性的排查习惯。