企业官网建设流程全解析

1. 从一个真实翻车案例说起：为什么PMOS反向串联值得单独拎出来讲

几年前我在做一个双电源切换的板子，主电源和备用电源通过两个PMOS背靠背串联，想实现“谁电压高谁供电、互不干扰”的效果。打样回来一上电，备用电源那一路的PMOS摸上去烫得能煎鸡蛋，负载端电压还被拉低了两百多毫伏。当时我盯着原理图看了半天，两个PMOS的栅极都接了控制信号，源极和漏极首尾相连，怎么看都“应该”是关断的，可它偏偏在偷偷导通。后来拿示波器一探，才发现问题出在体二极管上——那个藏在MOSFET内部、原理图上经常不画出来的寄生二极管，在反向串联的结构里扮演了完全出乎意料的角色。

这件事让我意识到，PMOS反向串联这个电路，看着简单，两个管子头对头或者尾对尾一接就完事，但真正要把导通和截止状态分析清楚，必须把体二极管、栅源电压、衬底电位这几个因素放在一起考虑。很多教程讲PMOS开关，只讲单个管子的导通条件，一到反向串联就含糊带过，导致实际调试时各种莫名其妙的现象。这篇文章我就想把这块内容彻底拆开，从器件结构讲到电路行为，从导通路径讲到截止漏电，再配上我实际踩过的坑和排查方法，让你看完之后能自己独立分析任意一种PMOS反向串联拓扑。

这篇文章适合谁看？如果你正在做电源切换、防倒灌、防反接、高端开关这类电路，或者你是个电子相关专业的学生，正在学模电但被MOS管的体二极管搞得头晕，那这篇内容就是写给你的。我会尽量少堆公式，多用生活化的类比和实际波形来说事，保证你跟着思路走一遍就能自己画等效电路。

2. 先把PMOS这个器件吃透：结构、符号与体二极管

2.1 PMOS的内部结构到底长什么样

要理解反向串联，得先回到PMOS的物理结构。PMOS是P沟道金属氧化物半导体场效应管，它的衬底是N型硅，源极和漏极是两块高浓度P型掺杂区。注意这里的关键点：源极和漏极在物理结构上其实是对称的，两个P型区一模一样，真正决定谁是源、谁是漏的，是电压关系——电位高的那一端是源极，电位低的那一端是漏极。这一点和NMOS正好相反，也是很多人分析PMOS电路时最容易犯迷糊的地方。

在PMOS的N型衬底和P型源漏区之间，天然存在一个PN结。为了让这个PN结在正常工作时反偏，PMOS的衬底必须接到整个电路中电位最高的点，通常就是源极。所以你在大多数PMOS应用电路里会看到，衬底和源极短接在一起。这个衬底-源极之间的PN结，就是我们常说的体二极管。它的阳极在漏极侧（P型），阴极在衬底/源极侧（N型），方向是从漏极指向源极。记住这个方向，后面分析反向串联时全靠它。

2.2 电路符号里藏着的门道

PMOS的电路符号有好几种画法，但核心信息就三个：栅极G、源极S、漏极D，以及那个箭头。箭头从衬底指向沟道，表示P型半导体的方向。很多符号里还会画一个寄生二极管，从漏极指向源极，这个就是体二极管。如果你看到的符号没有画这个二极管，建议你自己在原理图上补上，因为在实际电路中它一定会存在，忽略它就会像我当年那样翻车。

这里插一句我个人的习惯：画PMOS原理图符号时，我永远会把体二极管显式画出来，哪怕EDA软件的默认符号没有。这个习惯帮我避免了好几次潜在的电流倒灌问题。因为体二极管的存在意味着，即使PMOS完全关断，只要漏极电位比源极高出大约0.7V（硅管的PN结导通压降），电流就能从漏极通过体二极管流到源极。这个路径不受栅极控制，是“免费”的，也是很多反向串联电路设计的核心出发点。

2.3 导通与截止的底层条件

PMOS的导通条件，教科书上写的是栅源电压Vgs小于阈值电压Vth（Vth是负值），也就是栅极电位要比源极电位低足够多。具体来说，对于增强型PMOS，当Vgs < Vth时，栅极下面的N型衬底表面会感应出P型反型层，形成导电沟道，源漏之间导通。当Vgs > Vth时，沟道消失，器件截止。

但这里有个容易被忽略的细节：Vgs中的“S”是源极，而源极的电位在电路中是变化的。在反向串联结构中，两个PMOS的源极可能都不直接接地或接电源，而是接在中间节点上。这意味着你不能简单地认为“栅极接低电平就导通、接高电平就截止”，必须根据每个管子实际的源极电位来判断Vgs。这个认知是分析反向串联电路的第一把钥匙。

3. 反向串联到底怎么接：两种拓扑与它们的本质区别

3.1 源极对源极：共源串联

第一种接法是两个PMOS的源极接在一起，漏极分别朝外。这种结构我称之为“共源串联”。它的特点是两个管子的源极电位相同，因此它们的Vgs条件完全一致，可以用同一个栅极控制信号来驱动。这种接法常见于需要双向阻断的场合，比如电池保护电路中的充放电控制。

在共源串联中，两个体二极管的方向是相反的：左边管子的体二极管从左边漏极指向中间源极，右边管子的体二极管从右边漏极指向中间源极。当两个管子都关断时，无论外部电压从哪一侧来，总有一个体二极管是反偏的，因此电流无法通过。这就是共源串联能实现双向阻断的根本原因。但注意，如果只有一侧有电压，另一侧悬空或接地，情况会有所不同，后面我会详细分析。

3.2 漏极对漏极：共漏串联

第二种接法是两个PMOS的漏极接在一起，源极分别朝外。这种结构我称之为“共漏串联”。它的特点是两个管子的源极电位不同，分别接在电路的两端，因此它们的Vgs条件可能完全不同，需要分别控制栅极。这种接法常见于需要共漏极节点的场合，比如某些模拟开关或多路复用电路。

在共漏串联中，两个体二极管的方向是相对的：左边管子的体二极管从中间漏极指向左边源极，右边管子的体二极管从中间漏极指向右边源极。当两个管子都关断时，如果中间节点的电位高于两侧，两个体二极管都可能正偏导通，电流可以从中间流向两侧。这就是共漏串联的一个潜在风险：中间节点不能悬空，否则可能通过体二极管形成意外通路。

3.3 两种拓扑的对比与选型建议

选型建议很直接：如果你要做的是电源路径管理，需要确保关断时没有电流从任何方向流过，优先选共源串联。如果你要做的是信号切换，中间节点有明确的直流偏置，不会悬空，那共漏串联也可以用。我个人的经验是，除非有特殊需求，否则共源串联是更稳妥的选择，因为它的关断行为更可预测。

4. 导通状态深度分析：沟道与体二极管的双重路径

4.1 共源串联的导通分析

假设我们有一个共源串联结构，左侧漏极接电源A，右侧漏极接负载B，中间源极节点为M，两个栅极都接控制信号Vg。现在分析导通状态。

当Vg被拉低到足够负的电位时，两个PMOS的Vgs都小于Vth，沟道形成。此时电流可以从电源A经过左侧PMOS的沟道流到中间节点M，再经过右侧PMOS的沟道流到负载B。注意，这里电流方向是从漏极到源极还是从源极到漏极，取决于电源A和负载B的电位关系。如果电源A电位高于负载B，电流从左向右流，左侧PMOS的电流从漏极到源极，右侧PMOS的电流从源极到漏极。PMOS的沟道是对称的，两个方向都能导通，所以没问题。

但这里有个关键点：中间节点M的电位是多少？在导通状态下，M的电位大约等于电源A和负载B电位的中间值，具体取决于两个管子的导通电阻。如果两个管子参数完全一致，M的电位就是两者的平均值。这个电位又反过来影响Vgs，因为源极就是M。所以导通状态下的Vgs是动态的，不是固定值。这一点在计算导通电阻和功耗时很重要。

4.2 共漏串联的导通分析

共漏串联的导通分析更复杂一些。假设左侧源极接电源A，右侧源极接负载B，中间漏极节点为M，两个栅极分别接Vg1和Vg2。当两个管子都导通时，电流从电源A经过左侧PMOS的沟道流到中间节点M，再经过右侧PMOS的沟道流到负载B。但此时左侧PMOS的源极是电源A，右侧PMOS的源极是负载B，两个管子的Vgs分别由Vg1和Vg2决定，互不影响。

这里有个容易忽略的问题：中间节点M的电位在导通状态下由两个管子的导通电阻分压决定，但M又是两个管子的漏极，漏极电位的变化不会直接影响Vgs（因为Vgs看的是栅极和源极）。所以共漏串联的导通状态相对稳定，不像共源串联那样存在Vgs的动态变化。但代价是需要两路独立的栅极控制信号，而且如果两路信号的时序不对，可能出现一个管子先导通、另一个后导通的情况，导致瞬间的电流尖峰。

4.3 体二极管在导通状态下的角色

在导通状态下，体二极管通常是反偏的，不参与导电。但有一种情况例外：如果中间节点的电位因为某种原因（比如负载突变、电源抖动）瞬间超过了源极电位加0.7V，体二极管就会正偏导通，形成一条额外的电流路径。这条路径不受栅极控制，可能导致电流倒灌或电压钳位。我在实际调试中就遇到过这种情况：负载端有一个大电感，断电瞬间产生反向电动势，把中间节点电压抬高了，结果体二极管导通，电流倒灌回电源，把电源输出电容充到了不该有的电压。

所以，即使在导通状态下，也要关注体二极管是否可能正偏。判断方法很简单：比较漏极和源极的电位，如果漏极电位高于源极电位加0.7V，体二极管就导通。在共源串联中，中间节点是源极，两侧是漏极，所以如果某一侧漏极电位突然升高，对应的体二极管就可能导通。在共漏串联中，中间节点是漏极，两侧是源极，所以如果中间节点电位突然升高，两个体二极管都可能导通。

5. 截止状态深度分析：你以为关断了，其实没有

5.1 共源串联的截止分析

截止状态是反向串联电路最精彩的部分。假设两个PMOS的栅极都接高电平（相对于源极足够高），Vgs大于Vth，沟道消失，两个管子都截止。此时电流能否从电源A流到负载B？

先看左侧PMOS：它的源极是中间节点M，漏极是电源A侧。体二极管从漏极指向源极，也就是从电源A侧指向M。如果电源A电位高于M加0.7V，这个体二极管就正偏导通，电流可以从电源A流到M。再看右侧PMOS：它的源极也是M，漏极是负载B侧。体二极管从负载B侧指向M。如果负载B电位高于M加0.7V，这个体二极管就正偏导通，电流可以从负载B流到M。

关键来了：如果电源A电位高于负载B，那么电源A侧的体二极管可能正偏，电流从电源A流到M。但此时M的电位会被抬高，直到左侧体二极管不再正偏。同时，右侧体二极管的阳极是负载B，阴极是M，如果M电位高于负载B加0.7V，右侧体二极管就反偏，不导通。所以最终结果是：电流可以从电源A通过左侧体二极管流到M，但无法通过右侧体二极管流到负载B。M的电位会稳定在电源A减去0.7V左右，负载B上没有电流。这就是共源串联能阻断正向电流的原理。

反过来，如果负载B电位高于电源A，电流可以从负载B通过右侧体二极管流到M，但无法通过左侧体二极管流到电源A。所以共源串联在截止状态下，确实能实现双向阻断，但中间节点M的电位会被拉偏到较高的一侧减去0.7V。这个细节很重要，因为如果M节点还接了其他电路，这个偏置电压可能会产生影响。

5.2 共漏串联的截止分析

共漏串联的截止分析更微妙。假设两个管子都截止，中间节点M是漏极，两侧是源极。左侧体二极管从M指向电源A侧，右侧体二极管从M指向负载B侧。如果M电位高于电源A加0.7V，左侧体二极管导通，电流从M流到电源A。如果M电位高于负载B加0.7V，右侧体二极管导通，电流从M流到负载B。

现在问题来了：M节点在截止状态下没有直流通路，它的电位由什么决定？如果M悬空，它的电位可能被任何微小的漏电流或寄生电容耦合决定，非常不确定。一旦M电位漂移到高于某一侧加0.7V，对应的体二极管就导通，形成意外电流路径。这就是共漏串联在截止状态下的主要风险：中间节点不能悬空，必须有一个明确的直流偏置，否则关断不可靠。

我当年翻车的那块板子，用的就是共漏串联结构，中间节点悬空了。结果备用电源那一路的PMOS体二极管在中间节点电位漂移后导通，形成了倒灌路径，管子发热。后来我在中间节点加了一个高阻值电阻到地，把电位钳住，问题就解决了。这个经验告诉我，共漏串联的中间节点一定要有直流通路，哪怕是一个1MΩ的电阻，也能让电位确定下来。

5.3 截止状态下的漏电流来源

即使两个管子都截止，体二极管也没有正偏，仍然存在几种漏电流：一是PN结的反向饱和电流，通常在纳安到微安级别，温度每升高10°C大约翻一倍；二是栅极漏电流，对于现代MOSFET来说非常小，但在高温下也会增加；三是沟道下方的亚阈值漏电流，当Vgs接近Vth时不可忽略。这些漏电流在大多数应用中可以忽略，但在低功耗或高精度场合需要认真对待。

我实测过一款常见的PMOS，在室温下关断漏电流大约几纳安，加热到85°C后上升到几百纳安。如果你做的是电池供电设备，长期待机，这个漏电流乘以时间就是电池的自放电。所以选型时不要只看导通电阻，关断漏电流也要看数据手册。特别是反向串联结构中，两个管子的漏电流会叠加，中间节点的电位可能被漏电流慢慢拉偏，最终导致体二极管导通。这就是为什么共源串联的中间节点有时也需要一个泄放电阻。

6. 手把手实操：用LTspice仿真验证你的分析

6.1 搭建共源串联仿真电路

光说不练假把式。我建议你打开LTspice，花十分钟搭一个共源串联电路，亲眼看看波形。具体步骤：放置两个PMOS，比如选用AO3401的模型，源极对接，左侧漏极接一个5V电源，右侧漏极接一个10kΩ负载电阻到地。两个栅极接同一个脉冲电压源，从0V跳到5V再跳回0V。中间节点M接一个1MΩ电阻到地，模拟实际电路中的泄放路径。

仿真跑瞬态分析，看三个波形：左侧漏极电压、中间节点电压、负载电阻上的电压。你会看到，当栅极脉冲为0V时，两个管子导通，负载电压接近5V；当栅极脉冲为5V时，两个管子截止，负载电压降到0V，但中间节点电压会稳定在4.3V左右，也就是5V减去一个体二极管压降。这个4.3V就是左侧体二极管正偏后的钳位电压。如果你把中间节点的1MΩ电阻去掉，中间节点电压会漂浮，仿真可能不收敛，这正好说明了直流通路的重要性。

6.2 搭建共漏串联仿真电路

再搭一个共漏串联电路：两个PMOS漏极对接，左侧源极接5V电源，右侧源极接10kΩ负载到地。两个栅极分别接脉冲电压源。中间节点M接1MΩ电阻到地。仿真跑起来后，你会看到当两个栅极都为高时，负载电压为0V，中间节点电压也接近0V，因为1MΩ电阻把M拉到了地。但如果去掉这个电阻，M电压会漂浮到接近5V，右侧体二极管导通，负载上会出现一个大约4.3V的电压，即使两个管子都截止。这就是共漏串联中间节点悬空的危险。

我建议你在仿真里故意去掉那个1MΩ电阻，看看波形怎么变。这个实验比看十遍书都管用，因为它让你直观地看到体二极管是如何在你不注意的时候偷偷导通的。仿真之后，你还可以把电源电压从5V慢慢升到20V，观察中间节点电压和负载电压的变化，验证体二极管的钳位行为是否如分析所预测。

6.3 仿真中的常见坑与参数设置

LTspice仿真PMOS反向串联时，有几个坑我踩过。第一，PMOS的模型参数里，体二极管是默认包含的，但有些简化模型可能没有，导致仿真结果和实际不符。建议用厂商提供的完整SPICE模型，比如AO3401、IRF9540这些常用型号。第二，瞬态分析的步长要设小一点，比如1微秒，否则可能错过体二极管导通的瞬间。第三，初始条件要设好，否则电路可能从一个不合理的状态开始收敛，导致波形看起来很奇怪。我通常会在电源和中间节点上加初始电压，帮助仿真快速进入稳态。

还有一个技巧：在中间节点上并联一个很小的电容，比如1pF，可以帮助仿真收敛，同时不影响直流行为。这个电容在实际电路中也是存在的，就是PCB走线的寄生电容。所以加上它反而更接近真实情况。

7. 常见问题与排查技巧实录

7.1 关断后负载仍有电压，怎么回事

这是我最常被问到的问题。现象是：PMOS反向串联电路，栅极已经拉到高电平，理论上应该关断，但负载上仍然有一个电压，通常是电源电压减去0.7V左右。原因几乎可以肯定是体二极管导通。排查方法：用万用表测中间节点电压，如果它等于电源电压减0.7V，那就是对应侧的体二极管在导通。解决办法：检查中间节点是否有直流通路，如果没有，加一个泄放电阻；如果有，检查电阻是否太大，导致漏电流就能把节点拉偏。

还有一种可能是栅极驱动电压不够。PMOS的Vgs需要足够负才能完全关断，如果栅极只拉到比源极高1V，而Vth是-2V，那管子可能还在亚阈值区，有漏电流。排查方法：用示波器测栅极和源极之间的电压差，确保Vgs大于Vth的绝对值，最好有2V以上的余量。

7.2 导通时压降太大，管子发热

导通压降大通常是导通电阻不够低，或者Vgs不够负。PMOS的导通电阻Rds(on)和Vgs密切相关，Vgs越负，Rds(on)越小。如果你用3.3V的逻辑电平去驱动一个需要-4.5V Vgs才能充分导通的PMOS，Rds(on)可能比数据手册标称值大好几倍。排查方法：测栅极和源极的实际电压差，对照数据手册的Rds(on)-Vgs曲线，看看工作点在哪里。解决办法：要么换一个低阈值电压的PMOS，要么加一级电平转换电路，把栅极驱动电压拉得更负。

另外，反向串联结构中两个管子的导通电阻是串联的，总压降是两个管子之和。如果你选了两个Rds(on)都是50mΩ的管子，总导通电阻就是100mΩ，在1A电流下压降是100mV，功耗是100mW。这个功耗在SOT-23封装里已经需要关注散热了。所以选型时要把两个管子的导通电阻加起来算。

7.3 中间节点电压异常，电路行为不可预测

中间节点电压异常通常是因为节点悬空或直流通路阻抗太高。在共漏串联中，中间节点是漏极，如果没有直流通路，它的电位由漏电流和寄生电容决定，可能慢慢漂移到某个值，导致体二极管意外导通。排查方法：用高阻抗万用表测中间节点对地电压，如果读数不稳定或明显偏离预期，就是悬空问题。解决办法：加一个1MΩ到10MΩ的电阻到地或到电源，把电位钳住。电阻值的选择要权衡：太小会增加功耗，太大则钳位效果不好。我通常用1MΩ，在3.3V下功耗只有3.3微瓦，可以忽略。

在共源串联中，中间节点是源极，两个管子的Vgs都参考这个节点。如果这个节点电压异常，两个管子的导通状态都会受影响。所以共源串联的中间节点也需要一个直流通路，但要求没有共漏串联那么严格，因为源极通常有体二极管钳位。不过为了可靠，我还是建议加一个高阻值电阻。

7.4 常见问题速查表

7.5 几个独家避坑技巧

第一个技巧：在原理图上永远把体二极管画出来，哪怕EDA软件不显示。这个习惯让我在评审电路时一眼就能看出潜在的倒灌路径。第二个技巧：反向串联的中间节点，不管什么拓扑，都加一个1MΩ到10MΩ的电阻到地。这个电阻成本几乎为零，但能避免很多莫名其妙的问题。第三个技巧：选PMOS时，除了看Rds(on)和Vth，一定要看体二极管的反向恢复时间和正向压降。在某些高频开关场合，体二极管的反向恢复可能导致额外的损耗和噪声。第四个技巧：如果做的是电池保护电路，共源串联的两个PMOS要选同一批次、同一型号的，保证参数一致，否则中间节点电压会偏向一侧，导致两个管子的导通程度不同，一个热一个凉。

8. 从分析到设计：几个实际应用场景的落地思路

8.1 电源切换电路中的PMOS反向串联

双电源切换是反向串联最经典的应用。假设你有主电源和备用电源，想实现主电源有电时用主电源，主电源掉电时自动切到备用电源，且两个电源之间不能互相倒灌。用两个PMOS共源串联，主电源接左侧漏极，备用电源接右侧漏极，中间源极接负载。栅极控制逻辑：主电源有电时，拉低栅极，两个管子导通，主电源供电；主电源掉电时，拉高栅极，两个管子截止，备用电源通过右侧体二极管？不对，如果两个管子都截止，备用电源也无法通过体二极管给负载供电，因为右侧体二极管是从备用电源指向中间节点，但中间节点到负载还需要经过左侧体二极管，而左侧体二极管是从主电源指向中间节点，方向不对。所以这个拓扑在关断时负载是没电的，不能实现自动切换。

正确的做法是：主电源和备用电源各用一个PMOS做开关，两个PMOS的源极接在一起接负载，漏极分别接两个电源，栅极分别控制。主电源有电时，主电源的PMOS导通，备用电源的PMOS截止；主电源掉电时，反过来。这样两个电源之间通过共源节点隔离，不会倒灌。这个电路的关键是栅极控制逻辑要正确，确保任何时候只有一个管子导通，或者两个都导通时也不会倒灌（因为共源节点的电位会被较高的电源钳位，较低的电源对应的体二极管反偏）。

8.2 防反接电路中的PMOS应用

防反接是另一个常见场景。输入电源正常时，PMOS导通，给负载供电；输入电源反接时，PMOS截止，保护负载。单个PMOS就能实现防反接，但存在体二极管在反接时导通的问题。如果用两个PMOS反向串联，就能实现真正的双向阻断。具体接法：输入正极接左侧漏极，负载接右侧漏极，中间源极悬空或接一个高阻值电阻。正常输入时，栅极拉低，两个管子导通；反接时，栅极拉高，两个管子截止，体二极管方向相反，无法形成通路。这个电路比单个PMOS更可靠，但成本翻倍，导通损耗也翻倍。选型时要权衡。

8.3 高端开关中的PMOS反向串联

高端开关是指开关位于电源正极和负载之间的电路。PMOS做高端开关需要栅极驱动电压低于电源电压，通常用NPN三极管或光耦来拉低栅极。如果负载是感性的，关断时会产生反向电动势，可能超过电源电压，导致体二极管导通，电流倒灌回电源。用两个PMOS反向串联，可以阻断这个倒灌路径。具体接法：电源接左侧漏极，负载接右侧漏极，中间源极接栅极驱动电路。关断时，两个管子截止，体二极管背靠背，反向电动势无法形成回路，只能通过负载自身的续流二极管消耗。这个电路在电机驱动、继电器驱动中很有用。

8.4 设计检查清单

在你完成PMOS反向串联电路设计后，建议对照以下清单检查一遍：中间节点是否有直流通路？栅极驱动电压是否足够负？两个管子的Vgs是否分别计算过？体二极管的方向是否确认过？关断时是否有任何路径可能导致体二极管正偏？导通时的总导通电阻是否满足功耗要求？漏电流在最高工作温度下是否可接受？仿真是否覆盖了所有工作模式？实际打样后是否测过中间节点电压和负载电压？这份清单帮我避免了很多低级错误，希望你也能用上。

9. 我个人在实际操作中的几点体会

做硬件设计这么多年，PMOS反向串联这个电路我前后用过不下几十次，每次都有新的体会。最大的感受是：不要相信“应该没问题”的直觉，一定要用仿真和实测去验证。体二极管这个看似不起眼的东西，在反向串联结构里就是主角，它的行为决定了电路的成败。我现在的习惯是，任何涉及PMOS的电路，第一件事就是把体二极管画出来，然后问自己：如果这个二极管导通，电流会怎么流？这个问题能帮你发现大部分潜在问题。

另一个体会是，中间节点的处理是反向串联电路的关键。不管是共源还是共漏，中间节点都不能悬空。加一个高阻值电阻是最简单有效的办法，成本几乎为零，但能避免很多玄学问题。我甚至见过一个设计，中间节点接了一个100kΩ电阻到地，结果因为电阻太小，在高压应用中功耗超标，后来改成10MΩ才解决。所以电阻值的选择要根据工作电压和功耗预算来定，没有万能值。

最后分享一个小技巧：如果你不确定体二极管是否在导通，可以用一个简单的办法判断——用手摸管子。如果管子发热但电流不大，很可能是体二极管在导通，因为体二极管的正向压降大约是0.7V，乘以电流就是功耗。比如0.1A的电流，功耗就是70mW，在SOT-23封装上已经能感觉到温热了。这个办法虽然不精确，但在调试现场非常实用。当然，更准确的方法还是用示波器和万用表测电压和电流，但手摸法能帮你快速定位问题方向。

这个内容后续还可以这样扩展：如果你对PMOS反向串联已经掌握得差不多了，可以进一步研究NMOS反向串联，两者的体二极管方向相反，分析思路类似但细节不同。另外，实际电路中寄生电感和电容的影响也值得深入，特别是在高频开关场合，体二极管的反向恢复可能导致电压尖峰和EMI问题。这些内容我以后有机会再单独写。