企业官网建设流程全解析

UART奇偶校验：不是“教科书摆设”，而是你产线里沉默的故障哨兵

去年冬天，某风电整机厂的调试工程师凌晨三点给我发来一张截图：PLC日志里每分钟跳一次parity_error_count = 1，而变桨角度指令在满负荷工况下突然从0x05变成0x04——差那一位，叶片就少偏了0.3度。没人怀疑是通信问题，直到他们在MCU的USART配置里补上一行UART_PARITY_EVEN，错误计数立刻变成可追踪的波形：峰值与变流器IGBT开关时刻完全同步。

这不是巧合。这是奇偶校验第一次在真实产线上开口说话。

它到底在检测什么？别被“奇”“偶”二字骗了

很多人第一次看奇偶校验，心里想的是：“哦，数1的个数，是奇是偶。”
但真正关键的，是它只对单比特翻转敏感，且100%不漏——这个特性不是数学游戏，是硬件设计者用最朴素的异或门，在硅片上刻下的第一道防线。

我们拆开来看：

• 数据位（比如8位）+ 1位校验位 = 9位传输单元
• 发送端把这8位数据喂给一个串行异或累加器（本质就是一串D触发器+XOR门），初始状态为0，每来一位就和当前状态异或一次。最终输出就是校验位。
• 接收端把收到的全部9位再走一遍异或——如果结果是0，说明“1”的总数是偶数；如果是1，说明奇数 → 至少有一位变了。

这里没有“奇校验更安全”或“偶校验更常用”的玄学。只有两个铁律：

1. 全链路必须统一：MCU设偶校验，PLC也得设偶校验；哪怕只有一端设错，每一帧都会报错——不是通信失败，是协议失配。
2. 校验位本身也会翻转：如果校验位那一位出错，而数据位全对，异或结果仍是1 → 同样被捕获。它不区分“谁错了”，只问“有没有错”。 </