企业官网建设流程全解析

算放大倍数，最绕不开的一个动作就是把小信号等效电路画出来，然后在漏极节点列 KCL。以前我也这么干，列完式子心里还是不踏实：是不是少并联了一个电阻，符号是不是反了。后来把思路简化成两步：先找跨导 gm，再找输出端看进去的总阻抗 Rout，增益就等于 gm × Rout。用熟了之后，这个公式真的可以当大杀器用，不管手算、看论文、还是对着仿真结果反推电路结构，速度都快不少。

下面只讲怎么把这套方法用稳：gm 和 ro 怎么理解，Rout 怎么找，共源、共源共栅、源极退化这些常见结构怎么套，最后列几个最容易翻车的地方。

1. 这套方法解决的是低频小信号增益问题

1.1 什么时候可以放心套 Av = gm × Rout

这个公式不是所有电路都能直接套。它的成立前提是：放大器在小信号工作点附近，输入电压变化先转换成输出电流变化，输出电流再流过输出端的等效电阻，变成输出电压变化。最典型的适用对象是共源放大器、共射放大器、共源共栅放大器、带源极退化的共源放大器，以及差分放大器做半边等效之后的那半边电路。

具体来说，满足下面几个条件时，可以放心用：

• 只讨论低频小信号，不涉及电容、电感对增益的频响影响。
• 输入管工作在饱和区（MOS）或放大区（BJT），不能接近截止或深线性区。
• 输入从栅极或基极进，输出从漏极或集电极取。
• 输出摆幅足够小，不会造成工作点大幅移动。

有两类电路要额外小心：共漏极也就是源极跟随器，输出从源极取，源极本身带负反馈，不能直接写成 gm × Rout，要用带 gmb 和源极负载的表达式；共栅极输入阻抗低，输入源内阻会分压，公式也要换。这篇文章先聚焦最常见的共源类结构，把这些吃透后再扩展会更顺。

1.2 它不是“约等于”，而是 KCL 的压缩写法

有人以为 gm × Rout 是一个粗糙的近似，只在忽略 ro 或者负载是理想恒流源的时候才成立。实际上不是这样。

拿最简单的电阻负载共源放大器举例。输入管的小信号模型里有一个受控电流源 gm × Vgs，输出节点上并联了负载电阻 RD 和管子自身的输出电阻 ro。在漏极节点列 KCL，把受控源、ro、RD 三条支路的电流写出来，整理之后结果就是：

Vout / Vin = -gm × (RD // ro)

这个式子的右半部分，正好就是输入管的跨导乘以输出端看到的总阻抗。所以 gm × Rout 不是省掉了 KCL，而是把 KCL 的结果压缩成了两步物理理解：先看电压怎么变成电流，再看电流怎么变成电压。

理解这一点很重要。以后再遇到复杂结构，第一反应不是“这个结构能不能套公式”，而是“这个输入管的 gm 在哪，输出端的等效总阻抗是多少”。只要这两个答案清晰，增益式子基本就写出来了。

1.3 为什么它比直接列方程快

列 KCL 的问题在于，节点越多，符号越容易抄错。尤其是带 cascode 或者源极退化时，方程里会有好几个受控源相互嵌套。用 gm × Rout 的思路，可以把“找跨导”和“找输出阻抗”拆成两个独立问题分别验证。哪个环节不确定，就单独针对那个环节做一次小信号分析。

实际做题或看电路时，我一般会先手算出增益，再决定要不要展开完整小信号模型校验。多数情况下，展开完发现结果和 gm × Rout 一模一样，却多花了一倍时间。

2. 先把两个物理量搞清楚：跨导和输出阻抗

2.1 跨导是输入电压对输出电流的转换能力

跨导的定义是输出电流对输入电压的偏导数。MOS 管写作 gm = ∂ID / ∂VGS，BJT 写作 gm = ∂IC / ∂VBE。

教科书里常见的表达式是：

• MOS 饱和区：gm = 2 * ID / (VGS - VTH)，也可以写成gm = sqrt(2 * μCox * (W/L) * ID)。
• BJT 放大区：gm = IC / VT，其中 VT 在室温下大约 26 mV。

理解这个参数，关键是记住它的物理含义：栅极电压变 1 mV，漏极电流变多少微安。gm 越大，说明输入电压控制输出电流的能力越强，增益潜力越大。

实际手算时，不要一上来就背公式。先确认偏置电流 ID 或 IC，再看模型参数里的 μCox、VTH、W/L，最后算出 gm 的量级。默认情况下，gm 通常落在 mS 级别，也就是 1e-3 这个量级，和它相乘的阻抗是 kΩ 级别，两者相乘就是几十到几百倍的电压增益。

有一个点容易被忽略：同样电流下，过驱动电压 VGS - VTH 越小，gm 越大。这也是很多设计喜欢把管子偏置在稍弱反型区的原因之一。但过驱动电压太小，管子对阈值电压波动更敏感，工作点稳定性会变差。所以 gm 不是越大越好，要看电路的鲁棒性。

2.2 ro 是沟道长度调制和 Early 效应换来的“电阻”

MOS 晶体管的输出电阻 ro，本质上是沟道长度调制效应的体现：VDS 变化时，漏极电流不是完全平坦，而是略微上翘，等效成漏源之间有一个有限电阻。BJT 里对应的是 Early 效应，写作 ro = VA / IC，VA 就是 Early 电压。

MOS 管的常见表达式是：

ro = 1 / (λ * ID)

λ 是沟道长度调制系数，和工艺、器件长度有关。工艺越先进、沟道越短，λ 通常越大，ro 越小。所以短沟道器件的本征增益 gm × ro 经常不如长沟道器件高。

这里有一个很实用的仿真习惯：打开 SPICE 或 Spectre 的直流工作点，输出列表里的 gds 就是漏源导纳，ro 直接取 1 / gds。我平时不怎么背 ro 的绝对值，而是看 gm 和 gds 两个数，心算一遍 gm / gds，再和 AC 仿真结果对比。如果对不上，说明要么偏置状态不对，要么输出端漏掉了负载支路。

2.3 为什么是“输出端看进去的总阻抗”

输出节点通常不止接一个电阻。以恒流源负载共源放大器为例，NMOS 输入管的漏极和 PMOS 负载管的漏极是同一个节点。NMOS 的 ro 从漏极到源极，源极交流接地，所以 ro1 是输出节点到地的一条支路；PMOS 的 ro2 从漏极到源极，源极接 VDD，交流下 VDD 也是地，所以 ro2 是另一条并联支路。两条支路都是“输出节点到交流地”，所以它们是并联关系。

如果输出节点还接了下一级输入电阻或外部负载电阻，也要并进来。最终的总阻抗是所有这些支路的并联结果。这个理解是整套方法里最容易出错的一环，也是下面要详细展开的部分。

3. 找 Rout 的操作流程：从输出节点往地看

3.1 三步找到输出端总阻抗

找输出端总阻抗有一套固定的操作，建议每次都按顺序走一遍。

第一步，把输入小信号源置零。电压源短路到交流地，电流源开路。直流偏置保持不变，管子仍然工作在原来的工作点，但小信号等效模型里，输入端不再有激励。

第二步，在输出节点和地之间加一个测试电压 Vx，计算流入输出节点的电流 Ix。也可以反过来加测试电流，测量节点电压。

第三步，计算Rout = Vx / Ix。这个值就是输出端看到的等效电阻。

为什么要加测试源，而不是直接看电路里有哪些电阻并联？因为有些电阻受受控源影响，像源极退化后的输出阻抗，就不能简单从静态电阻角度看。用小信号测试源去“推”输出节点，所有受控源都会在等式里自动体现，不容易漏项。

3.2 并联还是串联，判断标准很简单

判断一个电阻是不是和输出端并联，只需要问一个问题：它是不是一端接在输出节点，另一端接到交流地？

如果答案是肯定的，它就是并联支路。例如：

• 从漏极接 VDD 的电阻 RD，VDD 是小信号地，所以 RD 和输出节点并联。
• 输入管的 ro，源极交流接地，所以 ro 是从漏极到交流地的一条支路，并联。
• 恒流源负载的 ro，源极接 VDD，VDD 交流接地，也并联。

如果电阻不是直接接到交流地，而是串在源极和地之间，比如源极退化电阻 RS，那它就不在输出节点的并联清单里。它会进入管子的内部反馈回路，把管子的等效输出阻抗抬高，形式变成 ro + RS + gm × ro × RS，约等于 (1 + gm × RS) × ro。

这个区别是手算分水岭。直接把 RS 并到输出节点，结果一定错；只有先算完“带源极退化的等效输出阻抗”，再和外部负载并联，才是正确路径。

3.3 一个防止漏项的检查清单

我每次找 Rout 前，会在心里过一遍这几个问题：

• 输出节点到底是漏极还是源极？方向写错，符号和增益都会错。
• 输入小信号源真的置零了吗？如果输入源有内阻，增益会受分压影响。
• 输入管的源极是否交流接地？如果没有，gmb 有没有考虑？
• 负载到底是电阻、恒流源、二极管连接，还是下一级输入阻抗？不同负载的等效电阻完全不同。
• 最后问一句：Rout 和 ro 是什么数量级关系？如果外部负载远小于 ro，增益主要由外部负载决定，ro 可以暂时忽略；如果两者接近，必须保留。

这套检查顺序能做两件事：一是防止漏项，二是让你在仿真对不上时，快速定位是模型问题、偏置问题还是公式问题。

4. 五种常见结构的跨导与输出