企业官网建设流程全解析

1. I2C控制器编程：从寄存器到中断的实战指南

在嵌入式开发中，I2C总线就像设备间的“悄悄话”通道，它用最少的连线（两根）实现了复杂的数据交换。但要让这条通道高效、稳定地工作，仅仅理解起始、停止、应答这些基础协议是远远不够的。真正的挑战在于如何驾驭控制器内部的寄存器、如何管理数据缓冲区（FIFO）、以及如何优雅地处理各种异步事件（中断）。如果你曾面对一份几百页的芯片手册，对着密密麻麻的寄存器位域感到无从下手，或者在调试I2C通信时被偶发的数据丢失、总线锁死搞得焦头烂额，那么这篇文章就是为你准备的。我们将以TI AM64x/AM243x系列处理器的多控制器I2C模块为蓝本，抛开手册中繁琐的叙述，直接切入核心，手把手拆解寄存器配置、FIFO策略和中断服务例程的实战要点。无论你是正在评估平台选型，还是已经深陷调试泥潭，这里的内容都能帮你建立起清晰、可操作的编程框架。

2. 核心寄存器配置：构建通信的基石

I2C控制器的所有行为，最终都体现在对一系列寄存器的读写上。配置不当，轻则通信速率不达标，重则根本无法工作。我们首先要吃透几个最关键的寄存器。

2.1 时钟与波特率生成：精度与稳定的源头

I2C通信的“心跳”由SCL时钟线决定，而这个时钟的频率来源于系统时钟（SYS_CLK）经过分频和精细调整。这个过程主要涉及三个寄存器：I2C_PSC（预分频器）、I2C_SCLL（SCL低电平周期）和I2C_SCLH（SCL高电平周期）。

预分频器 (I2C_PSC): 它的作用是将高速的系统时钟（例如96 MHz）降到一个适合I2C模块内部操作的“内核时钟”（INTERNAL_CLK）。计算公式很简单：INTERNAL_CLK = SYS_CLK / (PSC + 1)。为什么是PSC+1？因为预分频器计数器是从0开始计数的，配置值为0代表1分频，值为23代表24分频。选择PSC值的目标，通常是让INTERNAL_CLK接近一个推荐值，比如12 MHz，这是许多I2C控制器内部逻辑工作的一个理想频率点。例如，当SYS_CLK=96 MHz时，设置PSC=7，可以得到96/(7+1)=12 MHz的内核时钟。

SCL周期寄存器 (I2C_SCLL&I2C_SCLH): 内核时钟还需要进一步“裁剪”才能生成最终的SCL总线时钟。I2C_SCLL和I2C_SCLH分别定义了SCL线在一个周期内低电平和高电平持续多少个内核时钟周期。因此，一个完整的SCL时钟周期T(SCL) = (SCLL + 1 + SCLH + 1) * T(INTERNAL_CLK)。这里的+1是因为硬件设计上，计数器从0开始计数到设定值。那么，比特率Bit Rate = 1 / T(SCL)。

实操心得：查表与计算的平衡芯片手册通常会提供一个参考表格（就像输入资料中的Table 12-246），列出了在特定系统时钟下，为达到标准速率（100kbps, 400kbps）推荐的寄存器值。我的建议是：首次配置时，优先使用手册的推荐值。这些值是经过验证，考虑了内部逻辑延迟的。在自己计算时，务必注意公式中的+1或+7等偏移量（不同厂商、不同模式可能有差异，务必以当前芯片手册为准），一个疏忽就可能导致实际速率偏差巨大。例如，在Fast Mode下，公式可能是Bit Rate = INTERNAL_CLK / (SCLL + 7 + SCLH + 5)，这里的7和5是硬件固定的时序开销。

高速模式（HS Mode）的额外配置: 为了达到更高的速率（如3.4 Mbps），HS模式使用了两相时钟。第一相使用I2C_SCLL[7:0]和I2C_SCLH[7:0]（与F/S模式共用），用于发送HS模式识别码和从机地址；第二相切换到更快的时钟，使用I2C_SCLL[15:8]（HSSCLL）和I2C_SCLH[15:8]（HSSCLH）来传输数据。配置时需同时设置这两组寄存器。

2.2 控制器配置寄存器 (I2C_CON)：设定工作模式

I2C_CON寄存器是控制器的“大脑”，决定了其基本行为模式。几个关键位必须厘清：

• I2C_EN(Bit 15): 模块总使能。一个至关重要的顺序是：必须先配置好PSC、SCLL/SCLH、自身地址等所有参数后，最后才将这位置1。过早使能，控制器可能以随机参数开始工作，导致总线异常。
• MST(Bit 10): 主/从模式选择。1=控制器模式，0=目标模式。
• TRX(Bit 9): 收发方向选择。在控制器模式下，1=发送器，0=接收器。在目标模式下，此位指示了控制器请求的方向。
• STT(Bit 0) 和STP(Bit 1): 产生START和STOP条件。在控制器模式下，软件通过置位STT来发起传输，通过置位STP来结束传输。硬件会在成功产生相应信号后自动清除这些位。
• OPMODE(Bits 13:12): 操作模式选择。00 = I2C F/S模式，01 = I2C HS模式。

2.3 自身地址与目标地址寄存器

• 自身地址寄存器 (I2C_OA,I2C_OAx): 当控制器作为目标设备时，用它来响应总线上呼叫的地址。AM64x的I2C支持多达4个独立可配置的自身地址，增强了灵活性。需要通过I2C_CON寄存器中的XOA0~XOA3位来配置对应地址是7位还是10位格式。
• 目标地址寄存器 (I2C_SA): 在控制器模式下，存放你想要访问的从机设备地址。同样，I2C_CON中的XSA位用于指示这是否为10位地址。

3. FIFO管理：数据吞吐的加速器

没有FIFO的I2C控制器，每传输一个字节都需要CPU及时响应，效率低下且CPU负载高。FIFO的引入，使得数据可以“批量化”处理，是提升性能的关键。

3.1 FIFO深度与阈值配置

首先，通过读取I2C_BUFSTAT[15:14]的FIFODEPTH字段，可以确认硬件实现的RX和TX FIFO深度（可能是8, 16, 32, 64字节）。这是硬件决定的，软件无法更改。

核心配置在于阈值（Threshold），通过I2C_BUF寄存器设置：

• TXTRSH(Bits 5:0): 发送阈值。当TX FIFO中的数据量小于或等于这个阈值时，会触发XRDY（发送就绪）中断或状态位。例如，设置TXTRSH = 7（即阈值=8），意味着当TX FIFO中剩余空间大于等于8字节时，就提醒CPU来填充数据。
• RXTRSH(Bits 13:8): 接收阈值。当RX FIFO中累积的数据量达到或超过（阈值+1）时，会触发RRDY（接收就绪）中断或状态位。例如，设置RXTRSH = 7，意味着当RX FIFO中存有8个或以上字节时，就提醒CPU来取走数据。

注意事项：阈值的艺术阈值的设置是一场CPU中断频率与响应延迟的权衡。阈值设得太小（比如1），FIFO稍有数据就触发中断，CPU响应频繁，效率低，但数据延迟短。阈值设得太大（接近FIFO深度），中断次数少，CPU效率高，但可能导致数据在FIFO中堆积，增加端到端延迟，且在接收时如果数据包长度不是阈值的整数倍，会用到“排空”机制，增加编程复杂度。一个常见的折中方案是设置为FIFO深度的一半。对于实时性要求高的应用，可以设小一些；对于批量数据传输，可以设大一些。

3.2 中断模式与轮询模式

中断模式：通过设置I2C_IRQENABLE_SET寄存器中的XRDY_IE和RRDY_IE位来使能。当FIFO达到阈值条件时，硬件自动产生中断，CPU在中断服务程序（ISR）中批量读写数据。这是最常用、最高效的方式，能极大解放CPU。

轮询模式：不使能上述中断，而是由主程序定期查询I2C_IRQSTATUS_RAW寄存器中的XRDY和RRDY位。这种方式简单，不依赖中断系统，但会占用CPU时间，适合在简单的单任务系统或调试时使用。

3.3 排空（Draining）机制：处理“零头”数据

这是FIFO管理中的一个精妙设计，专门解决传输数���长度不是FIFO阈值整数倍时的“最后一公里”问题。

场景：你设置RX阈值=8，但总接收数据长度是20字节。前16字节会正常触发两次RRDY中断（每次读8字节）。但剩下的4字节不足以再次触发RRDY（因为不到8字节），如果CPU不处理，这4字节就会一直躺在FIFO里。

排空机制的作用：当传输结束（收到STOP信号）而FIFO中仍有数据但未达到阈值时，硬件会触发一个排空中断（RDR用于接收，XDR用于发送）。此时，你需要去查询I2C_BUFSTAT中的RXSTAT或TXSTAT字段，它明确告诉你FIFO中还剩多少字节待处理。然后，你只需读取或写入对应数量的字节即可完成整个传输。

启用方法：通过设置I2C_IRQENABLE_SET寄存器中的RDR_IE或XDR_IE位来使能排空中断。

关键陷阱：目标发送模式禁用排空手册中特别强调：在目标发送模式下（MST=0,TRX=1），绝对不能使用排空功能！因为作为目标设备，你不知道外部控制器到底要读多少数据，传输可能随时因对方发送NACK而终止。如果启用了排空，而对方提前结束了读取，未发送的数据会残留在TX FIFO中。此时，必须通过设置I2C_BUF[6] TXFIFO_CLR位来手动清空TX FIFO。

4. 中断处理：异步事件的指挥官

I2C总线是异步的，各种事件（数据就绪、传输完成、错误发生）都需要及时处理。中断系统就是为此设计的。

4.1 中断寄存器组与工作流程

AM64x的I2C控制器提供了一套完整的中断管理寄存器组，结构清晰：

1. I2C_IRQSTATUS_RAW: 原始中断状态寄存器。无论中断是否使能，只要事件发生，对应的位就会被硬件置1。这是诊断问题的第一现场。
2. I2C_IRQENABLE_SET/I2C_IRQENABLE_CLR: 中断使能置位/清零寄存器。向SET寄存器的某位写1使能该中断，向CLR寄存器的某位写1则禁用。
3. I2C_IRQSTATUS: 已使能的中断状态寄存器。只有被I2C_IRQENABLE_SET使能了的事件，其发生时才会计入此寄存器。通常CPU查询或中断服务程序响应的是这个寄存器的状态。
4. I2C_EOI(End of Interrupt): 中断结束寄存器。向此寄存器写入任何值，标志着软件中断服务完成。在一些中断控制器架构下，用于通知中断控制器本次服务已结束。

4.2 关键中断事件解析

• ARDY(寄存器访问就绪): 在更改某些关键配置（如自身地址、目标地址、数据计数DCOUNT）后，需要等待此位变为1，才能确保配置已生效，可以开始下一次传输。这是一个极易忽略但导致通信失败的关键点。
• NACK(无应答): 当发送地址或数据后，未收到从机的ACK信号时触发。原因可能是从机地址错误、从机忙或从机不存在。处理方式通常是重试或上报错误。
• AL(仲裁丢失): 在多控制器场景下，当两个控制器同时发起传输时，硬件仲裁失败的一方会触发此中断。处理方式是退出本次传输，稍后重试。
• AERR(访问错误): 在错误的时间访问了I2C_DATA寄存器（如RX FIFO空时读，或TX FIFO满时写）会触发此中断。这通常是软件流程有BUG的指示。
• XRDY/RRDY: 如前所述，FIFO阈值触发的中断，是数据传输的主力。
• XDR/RDR: 排空中断，处理传输末尾的残余数据。

4.3 中断服务程序（ISR）最佳实践

一个健壮的I2C中断服务程序应该遵循固定的查询和清除顺序，通常按照中断的优先级或逻辑顺序进行：

void I2C_ISR(void) { uint32_t status = HW_REG(I2C_BASE + I2C_IRQSTATUS); // 读取已发生的中断 // 1. 处理错误和状态中断（通常优先级最高） if (status & AL_MASK) { // 仲裁丢失：记录日志，重置传输状态，可能需要重试 HW_REG(I2C_BASE + I2C_IRQSTATUS) = AL_MASK; // 写1清中断 i2c_state = STATE_ERROR; } if (status & NACK_MASK) { // 无应答：检查地址，可能重试有限次数 HW_REG(I2C_BASE + I2C_IRQSTATUS) = NACK_MASK; i2c_state = STATE_ERROR; } if (status & AERR_MASK) { // 访问错误：严重软件错误，需要检查代码逻辑 HW_REG(I2C_BASE + I2C_IRQSTATUS) = AERR_MASK; i2c_state = STATE_FATAL_ERROR; } if (status & ARDY_MASK) { // 寄存器就绪：可以开始后续操作，如设置STT位 HW_REG(I2C_BASE + I2C_IRQSTATUS) = ARDY_MASK; i2c_state = STATE_READY_FOR_START; } // 2. 处理数据流中断 if (status & RRDY_MASK) { // 接收就绪：从RX FIFO中读取（RXTRSH+1）个字节 uint8_t rx_count = RX_FIFO_THRESHOLD; for(int i=0; i<rx_count; i++) { rx_buffer[rx_index++] = HW_REG(I2C_BASE + I2C_DATA); } HW_REG(I2C_BASE + I2C_IRQSTATUS) = RRDY_MASK; } if (status & RDR_MASK) { // 接收排空：读取剩余字节 uint8_t bytes_left = (HW_REG(I2C_BASE + I2C_BUFSTAT) >> 8) & 0x3F; // 读取RXSTAT for(int i=0; i<bytes_left; i++) { rx_buffer[rx_index++] = HW_REG(I2C_BASE + I2C_DATA); } HW_REG(I2C_BASE + I2C_IRQSTATUS) = RDR_MASK; i2c_state = STATE_TRANSFER_COMPLETE; // 标记接收完成 } if (status & XRDY_MASK) { // 发送就绪：向TX FIFO写入（TXTRSH+1）个字节 uint8_t tx_count = TX_FIFO_THRESHOLD; for(int i=0; i<tx_count && tx_index < total_length; i++) { HW_REG(I2C_BASE + I2C_DATA) = tx_buffer[tx_index++]; } HW_REG(I2C_BASE + I2C_IRQSTATUS) = XRDY_MASK; } if (status & XDR_MASK) { // 发送排空：写入最后几个字节 uint8_t bytes_left = HW_REG(I2C_BASE + I2C_BUFSTAT) & 0x3F; // 读取TXSTAT for(int i=0; i<bytes_left && tx_index < total_length; i++) { HW_REG(I2C_BASE + I2C_DATA) = tx_buffer[tx_index++]; } HW_REG(I2C_BASE + I2C_IRQSTATUS) = XDR_MASK; // 所有数据已装入FIFO，等待硬件发送完毕并由STP触发完成 } // 3. 可选：通知中断控制器ISR结束（取决于系统架构） // HW_REG(I2C_BASE + I2C_EOI) = 0; }

实操心得：中断的清除与重入清除中断标志位（向I2C_IRQSTATUS对应位写1）的时机很重要。必须在处理完该中断对应的任务后再清除。如果在ISR开头就全部清除，若处理过程中条件再次满足，可能会丢失一次中断。另外，XRDY/RRDY这类中断是“电平触发”性质的：只要FIFO状态满足阈值条件，中断标志就会一直有效。你必须在ISR中读写足够的数据，使FIFO状态脱离阈值条件，否则即使清除了标志，硬件也会立即重新置位，导致中断不断重入，锁死系统。这就是为什么需要按照阈值数量进行批量读写。

5. 完整编程流程与状态机实现

理解了各个模块后，我们需要将它们串联成一个可靠的工作流程。下图展示了一个基于状态机的控制器模式发送流程，它比简单的线性流程更健壮，能更好地处理错误和异步事件：

（注：此处用文字描述状态机，实际开发中建议绘制状态图）

1. 初始化状态 (INIT): 配置时钟、波特率、自身地址、FIFO阈值，最后使能模块(I2C_EN=1)。
2. 空闲状态 (IDLE): 等��发送命令。检查总线是否繁忙(BB位)。
3. 配置状态 (CONFIG): 写入目标地址(SA)、数据长度(DCOUNT)、设置控制器发送模式(MST=1, TRX=1)。等待ARDY位置1，确认配置就绪。
4. 启动传输状态 (START): 设置STT=1发起START条件。之后���选择性设置STP位（对于单次传输，可以同时设置STT=1, STP=1，表示本次传输后产生STOP）。
5. 数据发送状态 (TX_DATA): 进入中断驱动或轮询的数据发送循环。
   • 中断方式: 使能XRDY_IE和XDR_IE。在XRDY中断中，批量填充TX FIFO；在XDR中断中，填充最后剩余数据。填充完成后，等待传输完成。
   • 轮询方式: 循环检查XRDY位，为1则写入数据；检查XDR位，为1则根据TXSTAT写入剩余数据。
6. 等待完成状态 (WAIT_FINISH): 如果是中断方式且未在开始时设置STP，则在发送完所有数据后，需要软件设置STP=1。等待总线繁忙(BB)位变0，表示传输完全结束。
7. 错误处理状态 (ERROR): 在任何状态，如果发生NACK或AL，跳转到此状态。根据策略进行重试、复位或上报。

关键代码片段示例（控制器发送，中断方式）：

// 初始化序列 void i2c_controller_init(void) { // 1. 确保模块禁用 HW_REG(I2C_BASE + I2C_CON) &= ~(1 << 15); // I2C_EN = 0 // 2. 配置预分频和波特率 (假设SYS_CLK=96MHz，目标100kbps) HW_REG(I2C_BASE + I2C_PSC) = 23; // 根据手册表格，INTERNAL_CLK = 96/(23+1)=4MHz HW_REG(I2C_BASE + I2C_SCLL) = 13; // 低电平周期 HW_REG(I2C_BASE + I2C_SCLH) = 15; // 高电平周期 // 计算验证: T_internal = 1/4MHz = 250ns, T_scl = (13+1+15+1)*250ns = 7.5us, Bit Rate ~ 133kbps // 实际使用手册推荐值，此处仅为示例。 // 3. 配置自身地址（目标模式时用） HW_REG(I2C_BASE + I2C_OA) = MY_SLAVE_ADDR; // 4. 配置FIFO阈值 (假设FIFO深度16，阈值设为8) uint32_t buf_reg = 0; buf_reg |= (7 << 0); // TXTRSH = 7 (阈值=8) buf_reg |= (7 << 8); // RXTRSH = 7 (阈值=8) HW_REG(I2C_BASE + I2C_BUF) = buf_reg; // 5. 使能模块 HW_REG(I2C_BASE + I2C_CON) |= (1 << 15); // I2C_EN = 1 // 6. 使能所需中断 uint32_t irq_enable = 0; irq_enable |= (1 << 0); // AL_IE irq_enable |= (1 << 1); // NACK_IE irq_enable |= (1 << 2); // ARDY_IE irq_enable |= (1 << 4); // XRDY_IE irq_enable |= (1 << 14); // XDR_IE HW_REG(I2C_BASE + I2C_IRQENABLE_SET) = irq_enable; } // 启动一次控制器发送 i2c_state_t start_controller_transmit(uint16_t target_addr, uint8_t *data, uint32_t len) { if (i2c_state != IDLE) return STATE_BUSY; if (HW_REG(I2C_BASE + I2C_IRQSTATUS_RAW) & (1 << 12)) return STATE_BUS_BUSY; // BB bit check // 保存传输上下文 tx_buffer = data; tx_index = 0; total_length = len; // 配置目标地址和数据长度 HW_REG(I2C_BASE + I2C_SA) = target_addr; HW_REG(I2C_BASE + I2C_CNT) = len; // 配置为控制器发送模式，并准备产生START和STOP uint32_t con_reg = 0; con_reg |= (1 << 15); // I2C_EN con_reg |= (1 << 10); // MST = 1 (Controller) con_reg |= (1 << 9); // TRX = 1 (Transmitter) con_reg |= (1 << 1); // STP = 1 (Generate STOP after transfer) con_reg |= (1 << 0); // STT = 1 (Generate START) HW_REG(I2C_BASE + I2C_CON) = con_reg; i2c_state = STATE_TX_DATA; return STATE_OK; } // 后续在ISR中处理XRDY和XDR中断，填充数据。

6. 高级功能与调试技巧

6.1 软件复位与时钟门控

当I2C总线锁死或模块行为异常时，软件复位是最后的“杀手锏”。流程必须严格：

1. 清除I2C_EN位，禁用模块。
2. 置位I2C_SYSC[1]的SRST位（写1）。
3. 重新置位I2C_EN位，使能模块。
4. 轮询I2C_SYSS[0]的RDONE位，直到其为1，表示复位完成。

时钟门控(I2C_SYSC[0] AUTOIDLE) 和空闲模式(I2C_SYSC[4:3] IDLEMODE) 用于低功耗设计。在设备休眠时，可以关闭I2C模块的时钟以节省功耗。CLOCKACTIVITY位则用于指定在空闲模式下，哪些时钟（功能时钟SYS_CLK、接口时钟OCP_CLK）保持活动。

6.2 噪声滤波器配置

I2C总线是开漏结构，易受噪声干扰。内置的噪声滤波器可以抑制短于一定时间的毛刺。其过滤宽度等于一个INTERNAL_CLK周期。因此，INTERNAL_CLK的频率直接决定了抗噪能力。在标准模式下（例如PSC=4,INTERNAL_CLK=96/(4+1)=19.2MHz），滤波周期约52ns，能抑制短于52ns的噪声。在高速模式下（PSC=1，旁路预分频），滤波周期约10.4ns。确保你的PSC配置能满足总线环境的抗噪要求。

6.3 系统测试模式

I2C_SYSTEST寄存器提供的测试模式极其有用，尤其是在硬件调试初期，或者需要验证软件驱动而不连接实际从机时。

• SCL线测试模式 (TMODE=10): 控制器会按照配置的SCLL/SCLH持续输出SCL时钟。用示波器测量SCL引脚，可以快速验证波特率配置是否正确。
• 环回模式 (TMODE=11): 在控制器发送模式下，写入I2C_DATA的数据会通过内部路径直接回读到同一寄存器。这可以在不连接任何外部硬件的情况下，完整测试你的FIFO管理、中断处理和数据流控制逻辑，是驱动开发的白盒测试利器。

6.4 常见问题排查实录

1. 总线锁死，SCL线被拉低

   • 现象: SCL线持续为低，所有通信停止。
   • 可能原因: 从机在传输中崩溃；多主仲裁失败后某个控制器未正确释放总线；强烈的总线干扰。
   • 排查: 首先用逻辑分析仪确认是哪一方拉低了SCL。如果是当前控制器，尝试软件复位。如果是其他设备，可能需要物理断电重启。检查从机设备状态。预防措施：在代码中加入超时机制，如果一次传输长时间未完成（如检查BB位超过100ms），则执行软件复位流程。

2. 能收到地址应答，但后续数据NACK或丢失

   • 现象: 起始条件、地址、ACK都正常，但发送数据时收到NACK，或接收时数据错误。
   • 可能原因: FIFO阈值和排空处理不当；从机设备未准备好（例如EEPROM正在写内部闪存）；时序不满足从机要求（SCL频率太快，或高低电平比例不对）。
   • 排查: 降低SCL频率测试。检查从机数据手册，看是否有“写周期时间”要求，在两次写操作间增加延迟。仔细检查你的中断服务程序，确保XRDY/RRDY中断中读写的数据量等于阈值+1，并且正确处理了XDR/RDR排空中断。

3. 中断频繁触发，甚至锁死系统

   • 现象: CPU大部分时间陷入I2C ISR，系统响应缓慢或死机。
   • 可能原因:最可能的原因是FIFO阈值中断处理不当。在XRDY/RRDY的ISR中，没有读写足够的数据使FIFO脱离阈值条件，导致中断标志清除后立即又被置起，形成中断重入风暴。
   • 排查: 在ISR入口和出口打印日志，观察触发频率。确认读写数据量。检查TXSTAT/RXSTAT在排空中断中的使用是否正确。

4. 配置似乎正确，但总线无任何活动

   • 现象: 用示波器看，SCL和SDA线始终为高，无起始条件。
   • 可能原因: 模块未使能（I2C_EN=0）；引脚复用未配置正确，I2C功能未映射到物理引脚；系统时钟未提供给I2C模块（检查时钟树配置）；ARDY位未就绪时就尝试设置STT位。
   • 排查: 这是最令人沮丧的情况。建议采用“分步验证法”： a.检查时钟和复位：确认外设时钟使能，模块已解除复位。 b.检查引脚配置：确认GPIO复用寄存器已设置为I2C功能。 c.检查寄存器配置：使用调试器读取所有关键配置寄存器，与预期值逐位比对。 d.使用测试模式：配置到SCL测试模式，用示波器看是否有时钟输出，这能最快定位是控制器核心问题还是总线接口问题。

5. 10位地址模式工作不正���

   • 现象: 7位地址通信正常，切换到10位地址失败。
   • 可能原因: 忘记设置I2C_CON中的XSA位（用于目标地址）或XOAx位（用于自身地址）。10位地址传输分为两个地址帧，软件流程需要稍作调整以处理这个序列。
   • 排查: 确保XSA/XOAx位已正确设置。使用逻辑分析仪捕获总线波形，对照I2C协议标准，检查10位地址的发送格式是否正确（第一个字节：11110+A9+A8+W/R，第二个字节：A7-A0）。

驱动I2C控制器就像与一个性格严谨的伙伴共事，你必须完全遵守它的规则（寄存器配置顺序、中断清除机制），并深刻理解其内部状态（FIFO填充度、总线状态）。这份指南试图为你绘制一份详尽的“合作地图”。从最基础的时钟分频计算，到高效的FIFO阈值管理，再到复杂的中断协同，每一个环节的疏漏都可能导致通信失败。我强烈建议在项目初期，充分利用环回测试模式来验证你的核心数据流和状态机逻辑，这能节省大量后期硬件联调的痛苦时间。当遇到问题时，请始终相信逻辑分析仪捕获的波形——它是总线上一言不发的忠实记录者，比任何推测都更接近真相。最后，保持耐心，仔细阅读芯片手册的每一处备注（Note），那里往往藏着避免踩坑的关键提示。