企业官网建设流程全解析

1. 项目概述：为什么我们需要深入理解ePWM的数字比较子模块？

在电力电子和电机控制领域，无论是驱动一台伺服电机，还是设计一个高效率的开关电源，其核心控制“大脑”往往是一颗微控制器（MCU）。而在这颗大脑中，负责产生精确脉冲信号的“心脏”，就是增强型脉冲宽度调制（ePWM）模块。从业多年，我见过太多工程师能熟练配置PWM的周期和占空比，却对ePWM内部更强大的“武器库”——比如数字比较子模块（Digital Compare Submodule）——知之甚少，遇到复杂的保护、同步或峰值电流控制需求时，要么束手无策，要么用复杂的软件逻辑去弥补，最终导致系统响应慢、可靠性差。

数字比较子模块，简而言之，就是ePWM的“智能哨兵”和“精准触发器”。它不再被动地等待CPU指令来改变PWM输出，而是能主动“观察”外部世界（比如通过模拟比较器模块CMPSS送来的过流信号，或直接来自GPIO的故障信号TZ），并根据预设的逻辑，实时、自动地做出反应：立即关断PWM输出（强制跳变）、触发ADC采样、产生中断通知CPU，甚至同步其他PWM模块的时钟。这种硬件级的快速响应能力，是软件循环无法比拟的，对于防止功率管炸机、实现精准的采样时刻控制至关重要。

本文将以TI C2000系列DSP（如TMS320F2837xD）的ePWM模块为蓝本，抛开数据手册中繁琐的寄存器描述，从一线开发的实战视角，深入解析数字比较子模块的三个核心功能：事件生成机制、事件滤波逻辑，以及其高阶应用——谷底开关（Valley Switching）。我会结合峰值电流模式控制、多模块同步等实际应用场景，拆解每一步配置背后的设计意图和避坑要点。无论你是正在调试电机驱动板的工程师，还是研究高频电源拓扑的学生，理解这些内容都将帮助你释放硬件的全部潜能，设计出更稳健、更高效的数字电源与电机控制系统。

2. 数字比较子模块的核心架构与事件生成机制

要驾驭数字比较子模块，首先得弄清楚它的“输入-处理-输出”流水线。很多新手一上来就对着寄存器位域配置，却不知道信号从何而来、去往何处，调试时自然一头雾水。

2.1 信号来源：为“哨兵”配备眼睛

数字比较子模块的“眼睛”是多样化的，这赋予了它极大的灵活性。其核心输入信号有两类：

1. 故障触发输入（TZ1, TZ2, TZ3）：这是最直接、最快速的硬件保护路径。通常连接至关键的故障信号，如直流母线过压、IGBT退饱和检测、或硬件过流比较器的输出。这些信号是异步的，意味着一旦有效，无需等待系统时钟同步，PWM输出会立即被强制到安全状态（高阻、拉高或拉低），响应时间在纳秒级，是最后的保命防线。
2. 模拟比较器子模块（CMPSS）输出：这是实现高级控制算法的关键。CMPSS模块内部集成了模拟比较器和DAC，你可以用它来实时比较电感电流与一个可编程的参考值（来自内部DAC或外部输入）。当电流超过设定阈值时，CMPSS的输出信号（CMPSSx.CTRIPH或CMPSSx.CTRIPL）可以送入数字比较子模块。这是实现峰值电流模式控制、逐周期限流的硬件基础。

这些原始输入信号并不会直接起作用。你需要通过DCTRIPSEL寄存器进行“选角”，指定哪路信号扮演DCAH（数字比较A高事件）、DCAL（数字比较A低事件），以及DCBH、DCBL。这里的设计非常巧妙，它允许你将不同的物理信号映射到逻辑事件上，例如，可以用TZ1作为紧急故障（DCAH），用CMPSS1的输出作为电流环控制（DCBH）。

2.2 事件生成：从原始信号到逻辑事件

选定的DCAH/L和DCBH/L信号仍然是“生”的。下一步是通过TZDCSEL寄存器对它们进行“资格认证”（Qualify），从而生成最终可用的数字比较事件：DCAEVT1,DCAEVT2,DCBEVT1,DCBEVT2。

这个过程可以理解为给信号添加触发条件。例如，你可以配置为：仅当DCAH信号为高电平，并且DCAL信号为低电平时，才产生DCAEVT1事件。这种灵活性让你能定义复杂的触发逻辑，比如仅在特定相位组合下才响应某个故障。

实操心得：理解“Force”信号的优先级事件生成后，最关键的应用之一是产生DCAEVTx.force和DCBEVTx.force信号。这些信号会直接送入跳变区（Trip-Zone）子模块，强制改变PWM输出状态。 这里有一个极易出错的细节：强制信号的优先级。根据手册，对于EPWMxA输出，优先级从高到低为：TZA->DCAEVT1.force->DCAEVT2.force。这意味着，如果TZA（通常对应最紧急的硬件故障）和DCAEVT1.force（比如电流环保护）同时有效，TZA胜出。你必须根据保护层级仔细规划信号映射。我曾在一个项目中，将硬件过流接在DCAEVT1，软件过压接在TZ1，结果软件过压能覆盖硬件过流，这在本设计中是危险的，后来调整了映射关系。

2.3 事件的四大去向：不止于关断

生成的事件是宝贵的资源，可以触发四种关键动作，远不止关断PWM这么简单：

1. 强制跳变（Force to Trip-Zone）：如前所述，直接、快速地控制PWM输出引脚状态。可通过TZCTL、TZCTLDCA、TZCTLDCB寄存器分别配置TZ事件和数字比较事件触发后的输出行为（高、低、高阻）。
2. 触发中断（Interrupt）：事件可以触发EPWMxTZINT中断。通过置位TZEINT寄存器中相应的位（如DCAEVT1）来使能。在中断服务程序中，你可以读取TZFLG寄存器判断事件源，并进行复杂的故障处理、记录日志或调整控制参数。切记：中断标志必须通过软件向TZCLR寄存器的对应位写1来清除。
3. 启动ADC转换（ADC SOC）：这是实现精准采样同步的“神器”。DCAEVT1.soc和DCBEVT1.soc可以直接作为ADC开始转换（SOC）的触发源。例如，在峰值电流模式控制中，可以在电流达到谷底（或峰值）的时刻精准触发ADC采样电感电流，完全由硬件保证采样时刻与PWM开关点的对齐，消除了软件延迟带来的误差。通过ETSEL[SOCASEL/BSEL]位进行选择。
4. 产生同步脉冲（Sync）：DCAEVT1.sync和DCBEVT1.sync可以参与到PWM时基的同步链中。它们会与EPWMxSYNCI输入和软件强制同步信号SWFSYNC进行“或”操作，产生最终的同步脉冲。这允许一个PWM模块基于某个比较事件（如过零点）来同步其他模块，在交错并联电源或多相电机控制中非常有用。

3. 事件滤波：在噪声中捕捉真实信号

在实际的电力电子硬件中，信号噪声无处不在。尤其是来自电流采样或比较器输出的信号，在开关瞬间容易产生毛刺。如果这些毛刺被误认为有效事件，将导致PWM误关断、ADC误触发，系统无法稳定工作。数字比较子模块的事件滤波（Event Filtering）功能，就是为解决这个问题而生的硬件“去抖”电路。

3.1 消隐窗口：主动忽略敏感时段

事件滤波的核心是消隐窗口（Blanking Window）。其思想非常简单且有效：在已知容易产生噪声的时间段内（例如，功率管开关动作前后），暂时“捂住耳朵”，忽略所有输入事件。

配置消隐窗口需要三个寄存器协同工作：

• DCFCTL[BLANKE]：使能消隐功能。
• DCFCTL[PULSESEL]：选择消隐窗口的对齐基准。通常选择CTR=PRD（周期匹配点）���/或CTR=0（计数器零）。这是因为开关噪声通常围绕这些PWM周期边界产生。
• DCFOFFSET：偏移量。设定在基准脉冲（如CTR=PRD）之后，等待多少个TBCLK时钟周期，再开启消隐窗口。这让你可以精细地避开开关动作后最初的、最剧烈的噪声。
• DCFWINDOW：窗口宽度。设定消隐窗口持续多少个TBCLK周期。

例如，在一个开关频率为100kHz（周期10us）的Buck电路中，MOSFET开通后约100ns内，电流采样信号会有剧烈振荡。你可以配置消隐窗口在CTR=PRD（开通时刻）后偏移2个TBCLK（假设TBCLK=10MHz，即200ns）开始，持续10个TBCLK（1us）。这样，开通后1.2us内的所有事件都会被过滤掉。

避坑指南：消隐窗口的“跨越”与“重叠”数据手册中的时序图（Figure 15-56）揭示了一个关键特性：如果消隐窗口跨越了CTR=PRD或CTR=0的边界，下一个窗口仍会从下一个周期的相同偏移点开始。这意味着窗口不会无限延长。但你需要警惕另一种情况：如果窗口宽度设置得过大，可能导致本周期尾部的窗口与下一个周期头部的窗口重叠，中间会有一段“非消隐”时间。在设计时，务必计算好窗口的起止点，确保需要保护的开关瞬态被完全覆盖，同时又要留出足够的时间来捕获真实的有效事件。

3.2 捕获控制：记录事件发生的精确时刻

除了过滤，事件滤波逻辑还提供了一个强大的捕获（Capture）功能。它可以记录下所选DCxEVTy事件发生时，时基计数器TBCTR的瞬时值。

这个功能有什么用？想象一下调试一个神秘的故障，它偶尔发生，你想知道它到底发生在PWM周期的哪个相位点。你可以使能捕获功能（DCCAPCTL[CAPE]=1），将事件源（如过流信号）连接到捕获逻辑。一旦事件发生，当前的TBCTR值就会被锁存到DCCAP寄存器中。你可以通过CPU读取这个值，精确分析故障相位。

• 影子模式：为了避免在读取瞬间寄存器值发生变化，可以启用影子模式（DCCAPCTL[SHDWMODE]=1）。这样，捕获值会先存入“活动寄存器”，然后在指定的同步事件（如CTR=PRD）时，自动拷贝到“影子寄存器”，CPU始终从影子寄存器读取，获得稳定的快照。
• 捕获模式：通过DCCAPCTL[CAPMODE]可以控制捕获行为。例如，可以配置为“每次事件都捕获”，或者“捕获一次后，直到软件清除标志位才允许下一次捕获”，这有助于避免高速连续事件的覆盖。

4. 谷底开关：优化开关损耗的硬件利器

在LLC谐振变换器、有源钳位反激等软开关拓扑中，为了实现零电压开关（ZVS），我们希望在功率管两端电压的谷底（即谐振电容电压最低点）或电流过零点时驱动开关管，从而最小化开关损耗。传统方法需要复杂的模拟电路或高带宽的软件检测算法。ePWM的数字比较子模块集成的谷底开关（Valley Switching）功能，提供了纯硬件的解决方案。

4.1 谷底开关的工作原理：测量与延迟

谷底开关的本质是：测量振荡波形的半个周期（谷底到谷底或峰值到峰值的时间），然后将这个测量值作为延迟量，应用于下一个开关事件。

其工作流程可以分解为以下几个步骤，我结合一个LLC变换器次级侧同步整流管（SR）的谷底开通场景来说明：

1. 事件选择与边沿过滤：将同步整流管体二极管续流结束（电流过零）或电压振铃的谷底时刻对应的比较器信号，选作DCxEVTy事件源（通过DCFCTL[SRCSEL]）。这个信号可能带有噪声，因此可以先用前述的消隐窗口进行初步滤波，然后通过边沿过滤器（Edge Filter）。边沿过滤器可以配置为捕获连续N个上升沿、下降沿或双边沿后才认为是一个有效事件（通过DCFCTL[EDGEMODE, EDGECOUNT]），这进一步增强了抗干扰能力。

2. 振荡周期测量：这是核心步骤。使能谷值捕获逻辑（VCAPCTL[VCAPE]=1）。

   • 启动边沿：通过VCNTCFG[STARTEDGE]选择一个边沿（如上升沿）作为16位硬件计数器开始计数的时刻。
   • 停止边沿：通过VCNTCFG[STOPEDGE]选择另一个边沿（如下降沿）作为计数器停止的时刻。关键点：STOPEDGE的值必须大于STARTEDGE。计数器从STARTEDGE开始，到STOPEDGE停止，所计的数CNTVAL就代表了这两个边沿之间的时间，即半个振荡周期的时钟数。

3. 延迟生成与应用：得到CNTVAL后，硬件可以自动计算并施加延迟。

   • 延迟计算：捕获到的CNTVAL可以直接作为延迟值，也可以与一个软件可编程的偏移值SWVDELVAL相加，或者只取CNTVAL的一部分（通过VCAPCTL[VDELAYDIV]进行分频）。这让你可以微调开关点，确保精确对准谷底。
   • 延迟触发：通过VCAPCTL[EDGEFILTDLYSEL]选择将计算好的延迟施加到哪个边沿过滤后的事件上。最终，这个经过精确延迟的事件DCEVTFILT可以用来同步PWM时基，从而在下一个周期，在精确的谷底时刻产生驱动信号。

4. 逻辑复位：一次测量和延迟应用完成后，需要等待下一次触发来复位整个逻辑。触发源由VCAPCTL[TRIGSEL]选择，可以是软件触发，也可以是其他硬件事件。这保证了每个开关周期都基于最新的振荡周期测量值进行延迟调整，适应频率变化。

4.2 配置要点与实战陷阱

谷底开关功能强大，但配置相对复杂，以下几个坑我几乎在每个相关项目里都见过：

• 计数器溢出：用于测量周期的16位硬件计数器，其时钟源是TBCLK。如果振荡周期过长，可能导致计数器溢出，得到错误的CNTVAL。务必在软件中估算最大周期对应的计数值，确保其小于65535。如果可能，可以通过提高TBCLK频率或选择更短的测量边沿间隔来避免。
• STOPEDGE与STARTEDGE关系：这是硬性规定，配置反了会导致功能失效。通常，如果你测量的是两个同极性边沿（如两个上升沿）之间的时间，STOPEDGE应选择第二个边沿的索引。
• 软件干预的时机：SWVDELVAL寄存器用于软件微调延迟。切忌在硬件正在使用该值进行延迟计算的过程中去修改它。安全的做法是在一次谷底开关动作完成，并且下一次触发尚未到来之间的窗口期进行更新。通常可以在TRIGSEL选择的触发事件中断中更新。
• 抗噪与稳定性：虽然有了边沿过滤，但在噪声极大的环境中，可能仍需配合模拟端的RC滤波，或利用数字比较模块的事件滤波（消隐窗口）功能，在已知的噪声区间屏蔽信号，确保捕获到的是真实的振荡过零点或谷底点。

5. 典型应用场景解析与配置实例

理解了原理，我们将其放到具体的电路拓扑中，看看如何组合运用这些功能。

5.1 峰值电流模式控制（Peak Current Mode Control）

这是数字比较子模块最经典的应用之一，常用于Buck、Boost等拓扑，提供内在的逐周期限流和快速响应。

系统连接：

1. 采样电阻Rsense串联在功率电感之后，其电压Vsense反映电感电流。
2. Vsense接入CMPSS模块的输入正端（CMPSSx.INP）。
3. 内部DAC或外部参考电路产生一个代表峰值电流设定值的电压Vref，接入CMPSS输入负端（CMPSSx.INN）。
4. CMPSS的输出CTRIPH连接到ePWM模块的数字比较输入源（通过DCTRIPSEL配置为DCAEVT1或DCBEVT1事件源）。

ePWM配置流程：

1. 时基配置：设置TBPRD决定开关频率，计数器模式通常为递增-递减模式，以产生对称的PWM波形。
2. 比较器配置：配置CMPA寄存器来控制占空比。注意：在峰值电流模式中，CMPA设定的通常是最大占空比限制，实际的关断时刻由电流环（比较器）决定。
3. 数字比较配置：
   • DCTRIPSEL：选择CMPSSx.CTRIPH作为DCAH信号源。
   • TZDCSEL：配置为当DCAH为高时（即电感电流 > 设定峰值）产生DCAEVT1事件。
   • TZSEL：将DCAEVT1配置为逐周期跳变（CBC）源。
   • TZCTL或TZCTLDCA：配置当DCAEVT1事件发生时，将PWM输出强制为有效低电平（关断上管）。
4. 事件滤波（可选但推荐）：在开关管开通瞬间，电流采样可能会有尖峰噪声。配置消隐窗口，在CTR=0（或CTR=PRD，取决于开关时刻）后的一小段时间内忽略数字比较事件，防止误关断。
5. ADC触发（优化项）：可以配置DCAEVT1.soc来触发ADC，在电流峰值点采样其他信号（如输出电压），实现更精准的控制环路计算。

调试经验：斜率补偿与次谐波振荡在占空比大于50%时，峰值电流模式控制可能发生次谐波振荡。虽然这是控制理论问题，但在硬件配置上，ePWM可以通过在CMPA上叠加一个随周期递减的斜坡（通过CMPA的影子加载机制和软件计算）来实现斜率补偿。这时，数字比较事件会与这个动态变化的CMPA值竞争，决定关断时刻。调试时需用示波器同时观察电感电流波形、PWM输出和CMPA寄存器值的变化，确保电流环稳定。

5.2 多相交错并联与同步

在需要大电流输出的场合，常采用多相Buck并联。数字比较事件可以用于模块间的同步。

场景：两相Buck交错并联，相位差180度。配置：

1. 主模块（ePWM1）：配置为时基主模块（TBCTL[PHSEN]=0，TBCTL[SYNCOSEL]=TB_CTR_ZERO或TB_CTR_PRD以输出同步脉冲）。
2. 从模块（ePWM2）：
   • 时基配置：TBCTL[PHSEN]=1，使能相位加载。TBPHS寄存器设置为TBPRD/2（对于180度交错）。
   • TBCTL[SYNCOSEL]=SYNC_IN，同步源选择外部输入。
3. 同步链：将ePWM1的同步输出EPWMSYNCOUT连接到ePWM2的同步输入EPWMSYNCI。
4. 利用数字比较进行动态同步（高级）：假设我们想基于某个事件（如输入电压过零点）来重新同步所有模块。可以将这个事件信号连接到某个ePWM模块的数字比较输入，并配置该事件产生DCAEVT1.sync脉冲。然后，将该模块的同步输出配置为DCAEVT1。这样，每当事件发生时，就会产生一个同步脉冲广播给所有从模块，实现基于事件的动态相位对齐。

5.3 基于谷底开关的同步整流控制

以LLC谐振变换器的次级侧同步整流（SR）为例。

目标：在SR体二极管电流自然过零后，其两端电压（Vds）开始谐振下跌。我们希望在其Vds谐振到谷底（最小值）时开通SR MOSFET，实现零电压开通（ZVS），减少体二极管反向恢复损耗和开通损耗。

硬件连接：通过电阻分压网络检测SR MOSFET的漏源电压Vds，送入一个比较器（可使用片内CMPSS）的负端。比较器正端接一个接近0V的阈值（如50mV）。当Vds下降到低于此阈值时，比较器输出翻转。

ePWM数字比较与谷底开关配置：

1. 事件源：将上述比较器输出配置为DCBEVT1事件源。
2. 边沿过滤：由于Vds在谷底附近可能振荡，配置DCFCTL[EDGEMODE]为上升沿或下降沿，并设置EDGECOUNT=2或更高，要求连续检测到多个边沿才确认事件，提高抗噪性。
3. 谷底开关配置：
   • VCAPCTL[VCAPE] = 1：使能谷值捕获。
   • VCNTCFG[STARTEDGE]：选择Vds第一次过阈值（例如下降沿）作为周期测量起点。
   • VCNTCFG[STOPEDGE]：选择Vds第二次过阈值（例如下一个上升沿，代表谷底结束）作为测量终点。这样CNTVAL就是半个谐振周期的宽度。
   • VCAPCTL[VDELAYDIV]：通常设置为1，即延迟整个CNTVAL。有时为了精确对准谷底中心，可能需要设置为2（延迟半个周期）或结合SWVDELVAL进行微调。
   • VCAPCTL[EDGEFILTDLYSEL]：选择将延迟施加到边沿过滤后的事件上。
   • VCAPCTL[TRIGSEL]：选择触发复位逻辑的事件。例如，可以选择PWM周期开始（CTR=PRD）作为触发，这样每个开关周期都重新测量并应用新的延迟。
4. PWM输出：将最终生成的DCEVTFILT信号，通过配置TBCTL[SYNCOSEL]等寄存器，作为该ePWM模块自身时基的同步源或直接用于生成PWM脉冲，从而在精确的谷底时刻产生SR的驱动信号。

6. 常见问题排查与调试技巧

即使理解了所有原理，实际调试中依然会遇到各种问题。以下是我总结的一些常见故障点和排查思路。

6.1 数字比较事件无法触发预期动作

• 症状：配置了事件源和动作，但PWM输出无变化，或ADC未触发，或中断未产生。
• 排查清单：
  1. 信号源确认：首先用示波器或GPIO翻转的方式，确认你期望的物理信号（如CMPSS输出、TZ输入）确实到达了芯片引脚，并且极性（高有效/低有效）符合预期。检查DCTRIPSEL寄存器的配置是否选对了信号源。
  2. 事件资格认证：检查TZDCSEL寄存器。你是否正确配置了DCAH/L和DCBH/L的组合逻辑？一个常见的错误是，信号是低有效，但配置成了高有效才产生事件。
  3. 动作使能：检查相应的使能位。
     • 强制跳变：检查TZSEL寄存器，是否将DCAEVT1等事件使能为CBC或OST跳变源？检查TZCTL/TZCTLDCA/TZCTLDCB是否配置了非“无操作”的状态？
     • 中断：检查TZEINT寄存器对应位是否置1？在中断服务程序中，是否清除了TZFLG标志？（不清除会导致后续中断无法产生）。
     • ADC SOC：检查ETSEL[SOCASEL/BSEL]是否选择了DCAEVT1/DCBEVT1？ETSEL[INTSEL]是否配置正确？ETPS[SOCAPRD/BRD]是否使能？
  4. 滤波干扰：是否意外使能了事件滤波（消隐窗口）？如果使能了，检查DCFOFFSET和DCFWINDOW的值是否设置得过大，导致你的有效事件发生在消隐窗口内而被忽略。调试时，可以先禁用滤波功能，看事件是否能正常触发。

6.2 谷底开关功能不稳定或延迟不准

• 症状：SR开关点不在谷底，有时超前有时滞后，或者功能时好时坏。
• 排查清单：
  1. 测量信号质量：用示波器高分辨率观察送到比较器输入的Vds检测波形。重点看期望捕获的过零点或谷底点附近，是否有严重的振铃或噪声？这会导致比较器输出产生多个毛刺脉冲。必须首先在模拟前端解决噪声问题，比如调整RC滤波参数，或在PCB布局上减少寄生参数。
  2. 检查边沿过滤配置：如果信号有噪声，但无法完全消除，可以增加DCFCTL[EDGECOUNT]的值。例如，设置为2，要求连续两个边沿才确认事件，能有效滤除孤立的毛刺。
  3. 验证周期测量：使能谷底捕获后，在调试器中读取CNTVAL寄存器的值。手动计算一下，这个值对应的延迟时间是否与你用示波器测量的半个谐振周期时间相符？如果不符，检查STARTEDGE和STOPEDGE的配置顺序是否正确，以及TBCLK的频率设置。
  4. 检查延迟应用路径：确认VCAPCTL[EDGEFILTDLYSEL]选择了正确的信号路径。确认SWVDELVAL的值是否意外被修改或初始值不对。
  5. 触发逻辑复位：确保VCAPCTL[TRIGSEL]选择的触发事件能周期性发生。如果选择软件触发，需要在每次PWM周期开始时（例如在CTR=PRD中断中）手动触发一次。

6.3 多模块同步时相位关系错乱

• 症状：多个ePWM模块配置了主从同步和相位偏移，但输出波形相位差不是预期的值。
• 排查清单：
  1. 同步脉冲确认：使用示波器测量主模块的同步输出引脚EPWMSYNCOUT和从模块的同步输入引脚EPWMSYNCI（如果引出到GPIO），确保同步脉冲确实产生并传递。检查主模块的TBCTL[SYNCOSEL]配置。
  2. 相位加载时机：在从模块中，确保TBCTL[PHSEN]=1，使能了相位寄存器加载。最关键的一点：相位加载发生在同步脉冲的上升沿。你需要确认从模块的时基计数器TBCTR在同步脉冲到来时，是否被正确加载为TBPHS的值。
  3. TBPHS值计算：相位差 = (TBPHS/TBPRD) * 360°。确保你的TBPHS值计算正确。例如，对于两相180度交错，TBPHS应设为TBPRD/2。如果TBPRD是奇数，可能需要考虑取整带来的微小相位误差。
  4. 计数器方向：如果主从模块的计数器模式不同（一个递增，一个递增-递减），相位关系会变得复杂。建议在同步系统中，所有模块使用相同的计数器模式。
  5. 数字比较同步的额外延迟：如果使用DCAEVT1.sync作为同步源，请注意该信号相对于原始事件会有几个TBCLK的硬件处理延迟。在要求极高同步精度的场合，需要测量或计算这个延迟，并在相位值TBPHS中予以补偿。

调试这些复杂功能时，善用寄存器的影子位和仿真器的实时监控至关重要。例如，在关键事件发生时设置断点，观察TZFLG、DCCAP、CNTVAL等寄存器的值，结合示波器波形，是定位问题最直接的方法。永远记住，硬件模块再智能，也需要你正确地告诉它“做什么”和“何时做”，而排查问题的过程，就是验证你的指令是否被准确理解和执行的过程。