企业官网建设流程全解析

简介：面向电子工程、通信专业学习者以及备考高频电路课程的学生，这份PPT围绕选频网络中的串联谐振回路展开，适合作为课堂同步讲义或期末复习提纲。内容从单振荡回路的谐振特性讲起，依次梳理谐振频率处阻抗呈纯阻性、电流最大且与电源同相的基本结论，再引入品质因数Q的定义及其对选频能力与通带宽度的影响，并说明高Q时电感、电容两端电压可达输入电压的Q倍，进而涉及元件耐压问题。谐振曲线、通频带计算、相频特性，以及信号源内阻与负载对空载Q值和有载Q值的影响，也在其中给出推导与结论，便于对照理解选择性与带宽之间的取舍。压缩包内仅含1个PPT文件，体积约755KB，轻便易携，可随课翻阅或打印成纸质讲稿。目前已有169人学习下载。

1. 选频网络的知识地图：三个回路撑起第二讲

高频电路第二讲的内容展开来看，框架只有三块：串联谐振回路、并联谐振回路、部分接入的并联谐振回路。前两块构成一组对偶关系——串联谐振时阻抗最小、电流最大，并联谐振时阻抗最大、总电流最小；第三块则是在并联回路上设置抽头，用来连接信号源和负载，再用接入系数把阻抗折算回去。复习时把串联和并联并排对照着看，比分开背诵省下一半力气。

这套内容在考试中的权重很高：谐振频率、品质因数 Q、通频带 B、空载与有载 Q 这几组量，几乎每次都以计算题或判断选择题的形式出现。所谓“选频”，就是选出需要的频率分量、滤除不需要的分量；回路留得是否够窄、滤得是否干净，全由 Q 和接入方式决定。先记住这张地图，后面所有公式都只是往这三个格子里填内容，不会再有新的结构。

2. 串联谐振回路：阻抗、Q 值与通频带的完整链条

2.1 阻抗特性与判断谐振的三个等价判据

串联振荡回路由电感线圈 L、电容 C 和损耗电阻 R 与信号源串接而成。回路阻抗写成

Z = R + j(ωL - 1/(ωC)) = R + jX

其中 X = ωL - 1/(ωC) 叫电抗。频率偏离谐振点时，X 的正负决定了回路的性质：ω > ω0 时 X > 0，呈感性，电流滞后电压；ω < ω0 时 X < 0，呈容性，电流超前电压；ω = ω0 时 X = 0，|Z| = R 取到最小值，电流达到最大且与电源同相。这三种状态是后面所有曲线的由来，值得先手画一遍感抗线、容抗线和它们的合成线。

判断是否谐振有三个等价判据：电抗为零、阻抗模最小、电流与电压同相。做题时哪个用起来最直接就用哪个，尤其是题目只给出“电流最大”或“同相”这种文字条件时，不要条件反射地去找 R。

谐振频率由 ω0 = 1/√(LC) 给出，换成线频率是 f0 = 1/(2π√(LC))。这里有个容易忽略的事实：f0 的表达式里没有 R，损耗电阻只影响曲线的尖锐程度，不移动谐振点位置。很多题目正是利用这一点设置陷阱，给出两个 R 不同的回路让你比较谐振频率。

所谓“虚短”，说的是谐振时电感电压与电容电压模值相等、相位相反，两者相加为零，整个回路的电压看起来全落在 R 上，L 与 C 好像被短接了一样。注意这只是电压层面的等效，支路电流一点没小，别顺手把“虚短”理解成“短路”。

2.2 品质因数 Q：特性阻抗与损耗电阻的比值

先定义特性阻抗 ρ = ω0L = 1/(ω0C) = √(L/C)，它表示谐振时电感或电容的电抗大小，只和 L、C 有关，与 R 无关。品质因数定义为谐振时回路的感抗（或容抗）与电阻之比：

Q = ρ / R = ω0L / R = 1 / (ω0 C R)

Q 的物理含义有两条读法，都要会。第一条是能量读法：Q 正比于回路储能与每周期耗能之比，Q 越大说明回路“存得住”，损耗越小。第二条是电压读法：谐振时 UL = UC = Q·Vs，Q 就是元件电压对输入电压的放大倍数。

第二条读法直接引出“电压谐振”这个别名。Q 一般在几十到几百之间，也就意味着一个 1V 的信号源可以让电感和电容两端出现几十伏甚至上百伏的电压。实际选元件时耐压余量必须留够，这是最容易在实验台上烧器件的地方，血泪经验往往就来自这里。真正流过回路的电流其实只有 Vs/R，并不大，所以“电流小、电压高”是串联谐振的常态。

2.3 谐振曲线、通频带与相频特性

把电流幅值对频率画出来就是谐振曲线。归一化后写作

N(f) = I / I0 = 1 / (1 + jξ) ξ = Q(ω/ω0 - ω0/ω) ≈ 2Q·Δf/f0

ξ 叫广义失谐，后面那个约等式是它在小失谐条件下的常用形式，几乎所有通频带的推导都从它出发。取模得 |N| = 1/√(1+ξ²)，当 ξ = ±1 时 |N| = 1/√2 ≈ 0.707，对应功率降到一半，这就是半功率点。

由此解出通频带：

B = 2Δf = f0 / Q

这个式子把选频网络最核心的一对矛盾写死了：Q 大，曲线尖锐，选择性好，但通带窄；Q 小，曲线平缓，通带宽，但选择性差。做题时先问一句“这题要的是选择性还是带宽”，方向就不会反。

相频特性是回路电流相角随频率变化的曲线，写作 φ = -arctan ξ。谐振时 φ = 0，偏离谐振点时 Q 越大曲线越陡。陡峭意味着回路对频率偏差极其敏感，这跟选择性好其实是同一件事的两种描述，不必分开记。

注意通频带定义有两种常见说法：一种是电流降到 I0 的 1/√2（0.707），另一种含糊地说“降到一半”。前者是功率半功率点，后者在数值上是 0.5，两者差着一截。做题时按 1/√2 走，除非题目明确写了 0.5。

下面这段脚本把这一节的量一次性算出来，改改参数就能当自查工具用：

import math def series_resonance(L, C, R, Vs=1.0): # w0、f0 只与 L、C 有关，与 R 无关 w0 = 1 / math.sqrt(L * C) f0 = w0 / (2 * math.pi) rho = math.sqrt(L / C) # 特性阻抗 Q = rho / R # 空载品质因数 B = f0 / Q # 通频带 B = f0 / Q UL = Q * Vs # 谐振时电感（或电容）两端电压 return f0, rho, Q, B, UL f0, rho, Q, B, UL = series_resonance(L=100e-6, C=100e-12, R=5) print(f"f0={f0/1e3:.1f}kHz rho={rho:.1f}Ω Q={Q:.1f} B={B/1e3:.2f}kHz UL={UL:.0f}V")

参数含义与读法：L 取 100μH、C 取 100pF 时 f0 约 1.59MHz，ρ 约 1000Ω，R = 5Ω 对应 Q ≈ 200、通频带约 8kHz，而 UL 高达 200V。把 R 从 5Ω 调到 20Ω 再跑一次，会看到 f0 一动不动、Q 掉到 50、通频带扩到 32kHz——这就是“R 不移动谐振点、只改变尖锐程度”的直观验证。

2.4 空载 Q 与有载 Q：信号源内阻和负载怎么进来

前面的 Q 是回路自身的，叫无载 Q 或空载 Q，记为 Q0 = ω0L/R。一旦接上信号源内阻 Rs 和负载电阻 RL，回路总电阻变成 R + Rs + RL，此时

QL = ω0L / (R + Rs + RL)

显然 QL < Q0，通频带相应变宽，选择性下降。这套判断是后面所有“接入方式怎么选”的起点。

串联回路的结论因此很明确：它适合信号源内阻 Rs 很小（近似恒压源）且负载 RL 也不大的场合。Rs 一旦变大，Q 掉得极快，选频性能迅速失效。反过来，如果源是小内阻、负载又重，硬接在串联回路上就是自找麻烦，这时候要么换并联结构，要么用变压器做阻抗变换——这就是第四部分要处理的问题。

3. 并联谐振回路：导纳视角下的电流谐振与对偶关系

3.1 用导纳看并联：谐振时阻抗最大

并联回路由电感线圈、电容 C 与信号源并联构成，回路自身的损耗用并联电阻 R0 表示。串联回路看阻抗，并联回路看导纳更省事：

Y = G0 + j(ωC - 1/(ωL))，G0 = 1/R0

谐振条件是电纳为零，即 ωC = 1/(ωL)，解出 ω0 = 1/√(LC)，与串联回路完全一样。此时 Y 取最小值 G0，Z 取最大值 R0，且为纯电阻。这就是“阻抗最大”的来历。

阻抗的频率特性可以写成 Z = R0/√(1+ξ²)，形式与串联的电流曲线同构，只是把“最小变最大”翻了过来。性质方向也跟着翻：ω < ω0 时感抗小于容抗、电纳为负，回路呈感性；ω > ω0 时呈容性。对比 2.1 节可以发现，串联是 ω > ω0 呈感性、并联是 ω > ω0 呈容性，方向正好相反。这是选择题的高频陷阱，判断时先在心里念一遍“串感并容”。

3.2 支路电流是总电流的 Q 倍：电流谐振

并联回路的品质因数定义为

Q = R0 / ρ = R0 / (ω0L) = ω0 C R0

注意分子分母的位置：串联是 ρ/R，并联是 R0/ρ。这是与串联的第二个显著差别，也是最常见的记混点。从物理上看并不矛盾，两者本质都是“储能/耗能”，只是观察角度从串联电阻换成了并联电阻。

谐振时电感支路与电容支路的电流幅值约为 Q·Is，方向相反，对外表现出的总电流很小。信号源只需要补充电阻上消耗的那一点点能量，回路内部 L 与 C 之间自己来回倒能量。正因为支路电流是总电流的 Q 倍，并联谐振又叫电流谐振。

电流谐振的实际后果是耐流问题：回路内部流过的电流是电源电流的几十倍，线圈导线的载流能力和电容的额定电流要按支路电流选，不能按电源电流选。这一点和串联谐振的耐压问题正好成对，一个怕电压击穿，一个怕电流过热。

3.3 串并联对偶表与各自的适用场景

把两套结论摆在一起对照，比分开背效率高得多：

最后一行是工程选型的落脚点。并联回路最怕信号源内阻小，因为一个小电阻并在回路两端会直接把 R0 拉低，Q 随之崩掉；串联回路恰好相反，怕内阻大。所以“串联配低阻源、并联配高阻源”这条经验，本质上是同一件事的两面。

3.4 实际线圈的并联回路：串联损耗怎么变成并联电阻

真实的电感线圈不是一个纯电感，而是电感与损耗电阻 r 串联，再整体与电容并接。为了套用并联回路的公式，必须把串联的 r 等效成并联的 R0。在谐振频率附近且 Q >> 1 时，等效关系为

R0 = ρ² / r = (ω0L)² / r = Q² r， L_p ≈ L

这个变换是并联回路一切计算的起点。它的价值在于：变换之后 Q = R0/ρ = ρ/r，与串联回路的 Q = ρ/R 形式完全一致，说明两种结构的品质因数本来就是同一个量，只是损耗的表达方式不同。Q >> 1 这个前提不能丢，Q 很小时两条支路的等效关系会差出可观的误差。

更一般地，任意串联支路与并联支路之间都有 R_p = R_s(1+Q²)、X_p = X_s(1+1/Q²) 的换算关系，高 Q 时简化为 R_p ≈ Q²R_s、X_p ≈ X_s。这套换算在阻抗匹配和下一部分的折算里会反复用到，建议直接背下来。

4. 部分接入的并联谐振回路：接入系数与阻抗折算

4.1 直接并接会把 Q 值拉垮

设回路空载等效并联电阻 R0 = 100kΩ，特性阻抗 ρ = 100Ω，则 Q0 = R0/ρ = 1000。现在把一个 10kΩ 的负载直接并在回路两端，总并联电阻变成 100k ∥ 10k ≈ 9.09kΩ，有载 QL 只剩约 91。Q 掉了十倍，通频带相应宽了十倍，选择性基本报废。

这不是个别情况，而是并联回路的通病。除了 Q 值下降，直接并接还带来两个副作用：外接的晶体管极间电容会并到回路电容上，把谐振频率拉偏；源和负载的阻抗与回路严重失配，功率传不过去，增益上不去。

部分接入就是针对这三点开的方子——不让负载和源直接碰到回路两端，而是从回路的某个抽头接进去，只取回路电压的一部分。

4.2 接入系数 p 的定义与三种常见抽头形式

接入系数定义为接入端电压与回路两端总电压之比：

p = V_接入 / V_回路总电压， 0 < p ≤ 1

三类常见结构的 p 值：

• 自耦（电感）抽头：忽略互感时 p = L1/L，其中 L1 是抽头到“地”端的电感量，L 是回路总电感；考虑互感 M 时 p = (L1 + M)/L。
• 电容分压抽头：p = C/C1 = C2/(C1+C2)，其中 C = C1C2/(C1+C2) 是回路总电容。这里最容易记反，记住“p 是分压比，小电容分得大电压”，就不会写成 C1/(C1+C2)。
• 变压器耦合：p = N1/N，N1 为接入侧匝数，N 为总匝数。

p 恒小于等于 1，物理含义就是“只取一部分电压”。这也解释了为什么部分接入能保护 Q 值：外接的影响被 p 打了折扣。

4.3 折算规则：把抽头侧的量搬到回路两端

折算的依据是功率不变：V1·I1 = V·I。既然 V1 = pV，就有 I = p·I1。阻抗按 V/I 的关系自然得到 Z' = Z/p²。整理成表：

规则可以一句话概括：阻抗类除以 p²，电流源乘 p，电压源乘 p。注意电阻是“变大”的——10kΩ 的负载接在 p = 0.3 的抽头上，折合到回路两端就成了 10k/0.09 ≈ 111kΩ，与 100kΩ 的 R0 并联得到约 52.6kΩ，有载 Q 从 91 回升到约 526。接入系数一调，Q 值回来一个数量级，这就是部分接入的直接收益。

顺便说一句，电容分压接入还有额外好处：分压电容的串联值可以做得很小，等效到回路两端后对总电容的调节更细，调谐更方便。

4.4 接入系数怎么取：匹配与有载 Q 的折中

有载 Q 的通用算法是把所有电导折到回路两端再相加：回路总电导 G = G0 + p1²G_s + p2²G_L，其中 p1、p2 分别是源和负载的接入系数，于是 QL = (1/G)/ρ。

这里存在一对矛盾。p 取小，外部影响被压得低、Q 高，但折合到抽头端的等效阻抗只有 p²R0，数值很小，源和负载根本取不到功率，增益掉得厉害；p 取大，又接近直接并接，Q 被拉垮。工程上的经验是先把 QL 的下限定住（比如不低于 Q0 的 1/3 到 1/2），再在这个前提下让 p 尽量大以争取功率增益。当 p1²G_s = p2²G_L = G0 时功率匹配且 QL = Q0/3，这个点常被当作设计的参考起点。

下面这段脚本把不同 p 值下的有载 Q 一次算出来，方便直观感受那条折中曲线：

def loaded_q(R0, rho, p, RL): """R0: 回路空载并联电阻; rho: 特性阻抗; p: 负载接入系数; RL: 负载电阻""" R_par = 1 / (1 / R0 + p ** 2 / RL) # 负载折合到回路两端为 RL/p^2 return R_par / rho R0, rho, RL = 100e3, 100, 10e3 for p in (1.0, 0.5, 0.3, 0.2, 0.1): print(f"p={p:<4} 有载Q={loaded_q(R0, rho, p, RL):7.1f}")

参数读法：R0 越大、ρ 越小，空载 Q0 = R0/ρ 越高，可承受的接入深度也越大。把 p 从 1.0 一路调到 0.1，有载 Q 从 91 一路升到约 990，但与此同时抽头端的等效阻抗从 100k × 1 = 100kΩ 掉到 1kΩ，功率越来越难取出来。这条曲线就是“选择性与增益不可兼得”的定量版本，做设计题时拿它当标尺比死记结论可靠。

提示：折算方向做错时，结果往往还“看起来挺合理”，因为它只会让 Q 偏大或偏小一个量级，不会出现明显的荒谬值。算完一定要用功率守恒回头验一遍。

5. 易错点排查：谐振回路里最容易翻车的五处

5.1 把“虚短”当成“短路”

易漏点：串联谐振时结论是“L 与 C 好像虚短，只剩 R”，很多人直接理解成 L、C 被导线短接，于是认为支路电流为零、元件上没有电压。

为什么漏：教材用“虚短”这个词是为了解释为什么总电压全落在 R 上，但省略了前置条件——UL 与 UC 模值相等、相位相反，相加才为零。等效的是电压和，不是元件本身。

怎么补：每次写这个结论时，强制补上“模值相等、相位相反”八个字，并顺手写出 UL = UC = Q·Vs。只要 Q 还在式子里，就不会把它当成短路。

5.2 Q 与通频带的方向记反，或用了错误的 Q

易漏点：看到“选择性要好”就以为通频带也要宽，或者算通频带时随手用了空载 Q0，而没有考虑接上源和负载后的 QL。

为什么漏：B = f0/Q 这个式子里 Q 在分母，方向感不强；而 Q0 与 QL 在同一道题里往往都会出现，符号只差一个下标。

怎么补：把“Q 大 → 曲线尖 → 选择性好 → 通带窄”当成一句口诀连着念，中间不停顿；做题时凡是要算 B，先在草稿上写“B = f0/QL”，确认真实工作状态下 Q 的取值再代入。

5.3 并联回路的 Q 写成 ρ/R0

易漏点：串并联两个 Q 的表达式分子分母正好颠倒，背串了以后并联题全盘皆错，而且错的量级往往是 Q² 倍，很难自我发现。

为什么漏：两章内容挨着讲，公式形状相似，大脑会自动归并成一个。

怎么补：记物理图像而不是记字母——并联回路的 Q 随并联电阻 R0 增大而增大（电阻越大损耗越小），所以 R0 必须在分子上。用这个单调性反推公式，比死背可靠。

5.4 折算方向搞反，或者漏掉平方

易漏点：负载电阻折到回路两端时写成 p²R 而不是 R/p²，或者电容、电感折算时张冠李戴。

为什么漏：折算规则表有五条，符号方向不统一，靠记忆容易串。加上结果数值往往仍在合理区间，不容易察觉。

怎么补：只记两条根——电压按 p 缩小（V1 = pV）、功率守恒（V1I1 = VI）。其余全部现推：电阻按 V/I 推得 Z/p²，电容按 1/(jωC) 反推得 p²C。推一遍只要十几秒，比冒险记表划算。

5.5 电容抽头的 p 用错分子

易漏点：电容分压接入时把 p 写成 C1/(C1+C2)，与正确值 C2/(C1+C2) 正好互换。

为什么漏：直觉上“接在 C1 上就该用 C1”，但电容分压的规律是小电容分得大电压，分子恰恰是另一个电容。

怎么补：用极限情况验算——若 C2 趋于无穷大（相当于 C2 短路），抽头端电压应趋近于零，此时 p 应趋于 0。代入 C2/(C1+C2) 得 0，代入 C1/(C1+C2) 得 1，一验就分晓。这个“取极限验公式”的习惯值得推广到所有分压、分流公式上。

6. 复习清单：选频网络的自查表与补漏方法

选频网络这一讲看着公式多，其实收敛到一张表里。复习时不要从头到尾读讲义，按下面的清单逐项打勾，打不出来的才是要回头补的地方。

补漏分三步走，顺序不要颠倒。

第一步，闭卷默写。拿出一张白纸，把表格左两列的内容一字不差地写出来，写不出来的当场标记，不要翻书“看一眼再写”。这一步筛的是记忆漏洞。

第二步，手算一道贯通题。给定 L = 100μH、C = 100pF、R = 5Ω，先算 f0、ρ、Q、B，再在回路两端并一个 10kΩ 负载算有载 Q，最后用一个 p = 0.3 的抽头重算一遍。整条链路走通，说明公式之间的关系是通的，而不只是背下来了。这一步筛的是结构漏洞。

第三步，反推曲线。拿到任何一条谐振曲线，问自己三件事：峰值在哪个频率、半功率点在哪、Q 变大曲线往哪边变。答不上来就回头重看 2.3 和 3.1，那是曲线的源头。这一步筛的是直觉漏洞。

这三步做完，通常会发现真正的短板不在公式，而在“串并联方向”和“折算方向”这两处。前者靠对偶表，后者靠功率守恒现推，都不需要额外记新东西。

这套第二讲的讲义把三节内容压在一页页推导里，串联回路的谐振曲线、通频带、相频特性，并联回路的导纳分析和电流谐振，还有部分接入的抽头结构，正好能对着上面这张表一条条勾。系统过一遍比零散翻页强，尤其是推导中间那些被省略的约等条件，正是出题人偏爱的地方。

从那以后我每次复习这一讲，都会先把串并联对偶表默写一遍再动笔算题，绝不例外。有两次偷懒跳过了这步，结果一道有载 Q 的题把并联的 R0/ρ 写成了 ρ/R0，答案差了两个数量级还浑然不觉——这种错误不会当场报错，只会安安静静地烂在卷子里。希望帮到你。

本文还有配套的精品资源，点击获取