企业官网建设流程全解析

1. EEPROM 那点擦写余量，到底能扛多久

先说一个我亲历的场景。某台装在户外的环境采集终端，主控是 ATmega2560，每小时往片内 EEPROM 写一组温湿度数据，跑了两年多，设备开始出现"日期跳变、参数回滚到出厂值"的怪毛病。拆回来一查，EEPROM 里那块参数区已经读不出正确值了，写进去读出来是 0xFF。问题不在程序逻辑，就在那颗只有 4KB 的片内 EEPROM 上——写得太多，寿命耗尽了。

这件事之后我才认真去算了一笔账：ATmega2560 的片内 EEPROM 标称 10 万次擦写周期，这个数字听起来不小，但落到真实业务里，往往撑不过一个季度。后来我把这类"高频写、要掉电保存"的需求统一改成了ATmega2560 + SPI 接口 MRAM（磁阻随机存储器）的组合，写了几十台设备出去，再没因为存储器寿命返修过。这篇就把这套方案从"为什么换"到"怎么接、怎么写、怎么组织数据"完整讲一遍，适合正在用 EEPROM 存日志、存参数、存校准系数，并且已经被擦写寿命或者写入耗时折磨过的朋友。

1.1 4KB EEPROM 的真实寿命账本

很多人对"10 万次"没有直观感受，我把它换算成时间放在下面这张表里，你对着自己的写入频率找一行就能看明白。

这张表里最扎心的是最后一行：每秒写一次，一天多就把一颗 EEPROM 的一个字节写废了。而现实中"每秒写一次"根本不算高频——一个带 LCD 的参数界面，用户拧一次旋钮就存一次；一个电机控制器，每次启停存一次累计运行时间；一个带 RTC 的数据记录仪，每秒打一个时间戳。这些操作在代码里往往就是一句eeprom_update_byte()，写的时候毫无感觉，坏的时候毫无征兆。

更麻烦的是，EEPROM 的失效不是"整片突然全坏"，而是逐个字节先变得不可靠。典型表现是写进去的值偶尔读出来不对、某一位固定粘在 0 或者 1、写入后立即回读失败。你如果没做校验，程序会带着错误参数继续跑，故障现象千奇百怪，排查成本极高。所以我现在的习惯是：只要一个项目的 EEPROM 写入次数预估会超过 5 万次，直接不考虑片内 EEPROM。

1.2 写一个字节，CPU 被拖住多久

寿命只是问题的一半，另一半是写入耗时。ATmega2560 的 EEPROM 单字节写入典型时间是 3.3ms 左右，这个时间不是固定的——它依赖内部电荷泵把电压抬起来，供电电压越低、温度越低，实际耗时越长，手册里给的是典型值，最坏情况下会更久。

3.3ms 听起来很短，但你要这么算：把 4KB EEPROM 完整写一遍，需要 4096 × 3.3ms ≈ 13.5 秒。如果是一个记录仪在关机前要把缓存刷进 EEPROM，13 秒的窗口意味着你必须保证这期间不断电，否则数据只写了一半。很多设备的"关机保存"逻辑就是在这里翻车的。

关于 CPU 是否被阻塞，不同 AVR 型号行为不一样，这点必须查自己那颗芯片的数据手册。较新的 ATmega 系列在写 EEPROM 期间 CPU 可以继续执行指令，但只要代码去访问 EEPROM（读或者写），就会被挂起直到当前写周期结束。也就是说，你写在中断里的"存个参数"，实际效果可能是主循环卡住 3.3ms——对一个要跑 1kHz 控制环的项目，这 3.3ms 足够让电机抖一下。

1.3 哪些写法会让 EEPROM 寿命提前见底

踩过几次坑之后，我总结出几个"看着没问题、实际最费寿命"的写法，你可以对照自查：

• 每次变化都存：参数区只要有一个字节变了就整块重写。正确做法是比较后只写变化的字节，或者加延时合并写入。
• 用 EEPROM 存运行计数器：累计运行秒数、累计流量、累计次数，这类数据每次加一就写一次，是 EEPROM 的头号杀手。
• 日志指针反复擦写：环形缓冲区的写指针如果每次记录都更新一次，指针所在的几个字节会比数据区先死。
• 上电就写默认值：有些程序判断"数据无效"就整片写默认值，如果判断条件写错了，每次上电都全片重写一遍。

这几条我几乎在每个接手的老项目里都能找到至少一条。它们的共同点是：写入动作发生在业务逻辑的热路径上，而存储介质根本承受不了这个频率。所以真正要解决的，不是"怎么让 EEPROM 活久一点"，而是"换一种能随便写的介质"。

2. MRAM 凭什么敢说"随便写"

第一次看到 MRAM 的规格书时我是有点怀疑的：写入次数标称"无限制"或者 10^15 量级，写入不需要擦除、不需要等待、断电立刻保存。这种参数放在 Flash 时代的经验里简直不合常理。直到把它的物理结构搞清楚，我才明白它和 EEPROM、Flash 根本不是一个路子——它不靠电荷存储，靠的是磁。

2.1 磁隧道结：把"0 和 1"存进两层磁膜的方向里

MRAM 的存储单元叫磁隧道结（MTJ），结构上就是三明治：一层固定磁化方向的参考层、一层极薄的绝缘隧穿势垒、一层磁化方向可变的自由层。当自由层和参考层的磁化方向平行时，隧穿结的电阻低；反平行时电阻高。读出的时候加一个小电压测电阻，高阻是 1，低阻是 0。

写入就是改变自由层的磁化方向。早期方案靠外加磁场，现在的器件基本都用自旋转移矩（STT）：往单元里通一股极化电流，电流里的自旋角动量直接把自由层的磁矩推过去。整个过程是纯粹的磁性翻转，没有电子穿过绝缘层、没有电荷注入、没有氧化层损伤。

这就是"无限次写入"的根本原因。EEPROM 和 Flash 的擦写是往浮栅里灌电子、再用高压把电子抽出来，每一次循环都在氧化层上留下一点不可逆的损伤，几万次之后漏电，单元就废了。MRAM 没有这个机制，理论上翻转多少次都不会"磨损"——实际工程中限制它的是写入电流、温度和外部磁场干扰，不是循环次数。厂商标称的 10^15 次，按每秒写一次的频率算，够写三千万年。

2.2 没有擦除动作，写周期就没有等待

这一点对实时系统价值最大。EEPROM 和 Flash 的写入是"先擦后写"的两步操作，内部要用电荷泵升压、要等擦除完成、要校验，所以有毫秒级的固定开销。MRAM 的写操作只有一步：把命令、地址、数据从 SPI 打进去，CS 拉高的那个上升沿，数据就已经落盘了。

具体到 SPI 接口的器件，一次单字节写入的时序是：

1. CS 拉低；
2. 发写使能命令（部分器件不需要，看手册）；
3. CS 拉高，结束写使能；
4. CS 再拉低，发写命令 + 地址 + 数据；
5. CS 拉高，这个上升沿完成写入提交。

全程耗时就是 SPI 时钟打这些字节的时间。在 8MHz SPI 下，一条"命令 + 2 字节地址 + 11 字节数据"的记录，总共 14 个字节，约 14μs 就写完了。和 EEPROM 的 36ms 比起来，差了 2500 倍以上。而且这 14μs 里 CPU 是正常跑着的，SPI 是硬件外设，你甚至可以边写边干别的活。

还有一个容易被忽略的好处：没有页的概念。Flash 写之前要凑满一页、要擦整页，跨页写要拆包；MRAM 想从哪个地址开始写就从哪个地址开始，写一个字节和写一整个缓冲区没有本质区别，代码简单太多。

2.3 它不等于 RAM：几个必须知道的物理边界

看到"无限次写入""速度接近 RAM"，很容易产生一个错误预期：把它当 RAM 用。不行，几个边界必须清楚。

写入不是瞬时零成本。虽然微秒级，但 SPI 总线的带宽是有限的，8MHz 时钟下理论峰值也就 1MB/s，实际扣掉命令和地址开销更低。如果你打算拿它当采样缓存狂写，先算一下带宽够不够。

对强磁场敏感。MRAM 靠磁化方向存数据，虽然现代器件的磁屏蔽和翻转阈值做得不错，但把它贴在大功率电机、继电器、扬声器磁钢旁边仍然不是好主意。我的做法是：PCB 上 MRAM 远离板边、远离电感和大电流走线，至少留 5mm 以上间距。

容量和成本不占优。市面上的 SPI MRAM 常见容量集中在 64Kbit 到 4Mbit 区间，也就是 8KB 到 512KB，比同价位 EEPROM 小、比 Flash 贵不少。所以它适合存"关键少量数据"——参数、校准系数、日志、掉电现场，不适合存固件或者大块多媒体数据。

写入电流有峰值。写操作瞬间的电流比读大，电源去耦不做好会出现写失败。这个后面硬件那节细说。

把这四点想清楚，你就知道 MRAM 的定位了：它不是要取代 RAM，而是取代"你原本打算用 EEPROM 但发现写不起"的那部分场景。

3. ATmega2560 的 SPI 与 MRAM 怎么接才不返工

硬件这一步看似简单，四根线接上就行，实际上我见过最多的翻车都发生在这一层：电平烧片、总线打架、去耦不足导致偶发写失败。这一节按"接之前要想清楚的顺序"讲。

3.1 电平与供电：最容易烧片的一步

ATmega2560 的供电范围宽，很多人习惯直接上 5V、跑 16MHz 晶振，这是最经典的配置。但绝大多数 SPI MRAM 器件是 3.3V 供电，IO 不耐 5V。你如果让 5V 的 ATmega2560 直接往 MRAM 的 SCK、MOSI、CS 上打 5V 电平，运气好是漏电、读写不稳，运气不好就是当场损坏。

三条可行路线，我按推荐程度排：

我自己的选择基本是第一条：3.3V + 8MHz 晶振。ATmega2560 在 2.7~4.5V 区间最高支持 8MHz，8MHz 对绝大多数采集、控制类应用够用了，而且 SPI 时钟可以跑到 fosc/2 即 4MHz，写一条 14 字节的记录只要 28μs，比 EEPROM 快三个数量级。如果项目确实需要 16MHz 的算力，那就老实加电平转换。

提示：MISO 方向是 MRAM 输出 3.3V 给 MCU 输入。5V 供电的 ATmega2560 输入高电平阈值约为 0.6×VCC=3.0V，3.3V 勉强够但余量很小，温度变化或者线上有压降时就可能误判。所以"只做单向电平转换"这种做法我不建议在量产上用。

3.2 引脚分配与总线共享的 SS 纪律

ATmega2560 只有一组硬件 SPI，引脚是固定的：

如果板上还有别的 SPI 器件（比如 SD 卡、显示屏、另一颗存储器），就是典型的多从机共享总线。这里有两个纪律必须遵守。

第一，主机模式下的 SS 引脚方向必须设成输出。ATmega2560 在主机模式下如果 SS 被外部拉低，硬件会自动退出主机模式、把 SPI 让出去，表现为"SPI 突然不工作了"。很多人的板子上 SS 悬空或者被配置成输入，跑一段时间莫名其妙挂掉，就是这个原因。哪怕你根本不用硬件 SS 做片选（用普通 IO 手动控制），也要把 PB0 设成输出并保持高电平。

第二，每个从机的片选必须独立，且同一时刻只有一个为低。如果用普通 IO 控制片选，切换从机时先拉高当前片选、再拉低目标片选，中间不要有重叠。我见过为了省事把两个器件的 CS 并在一起，结果读 SD 卡的时候把 MRAM 的地址指针也带跑了。

另外，SCK 在空闲时的电平由 SPI 模式决定。MRAM 一般支持模式 0（CPOL=0, CPHA=0）和模式 3（CPOL=1, CPHA=1），ATmega2560 用模式 0 最省事。如果总线上有器件强制要求模式 3，那就在切换器件时同步改 SPCR 的 CPOL/CPHA 位，别忘了改完要重新初始化一次。

3.3 去耦、上拉与布线的细节

MRAM 写入瞬间的电流峰值比静态电流大一个量级，电源上的一点毛刺就可能让写进去的数据变成乱码。我现在的固定做法：

• 每颗 MRAM 的 VCC 脚旁边放一颗0.1μF 陶瓷电容，距离不超过 2mm；再并一颗1μF作为储能。
• VCC 走线从稳压器出来先经过电容再到芯片，不要从芯片"借道"去别的地方。
• CS 加上拉电阻（10kΩ）。上电复位期间 MCU 的 IO 是高阻态，CS 悬空可能被噪声拉低，产生伪命令。上拉能保证上电瞬间片选是无效的。
• SPI 四根线尽量短、尽量并行走，SCK 旁边包一根地线更好。速率不高的时候问题不大，但如果你把 SPI 跑到 8MHz，走线超过 10cm 就会看到波形过冲。
• MRAM 不要放在晶振、DC-DC 电感、电机驱动走线旁边。前面说过它对磁场敏感，这不是玄学，是实测能复现的。

还有一个经验：上电后先读一次状态寄存器再干活。有些器件的状态寄存器里带写保护位，上电默认可能是保护状态，你不解除保护直接写，数据全部丢，而且读出来是旧值，看起来像"写不进去"。这个坑我在第一次用的时候踩了整整一个下午。

4. 驱动层：把 SPI MRAM 封装成"能直接喊的接口"

硬件通了之后，代码其实很少。SPI MRAM 的协议比 EEPROM 简单——没有擦除、没有页、没有等待轮询，就是"发命令、发地址、发数据"。这一节把可直接用的驱动写出来，并解释每一段为什么这么写。

4.1 初始化与时钟配置

#include <avr/io.h> #include <stdint.h> #define MRAM_CS_LOW() (PORTB &= ~(1 << PB0)) #define MRAM_CS_HIGH() (PORTB |= (1 << PB0)) /* 8MHz 晶振，SPI 时钟 = fosc/2 = 4MHz */ void spi_init(void) { DDRB |= (1 << PB0) | (1 << PB1) | (1 << PB2); /* CS/SCK/MOSI 输出 */ DDRB &= ~(1 << PB3); /* MISO 输入 */ MRAM_CS_HIGH(); SPCR = (1 << SPE) | (1 << MSTR) | (0 << SPR1) | (0 << SPR0); /* fosc/4 */ SPSR = (1 << SPI2X); /* 再倍频 -> fosc/2 */ } static uint8_t spi_xfer(uint8_t d) { SPDR = d; while (!(SPSR & (1 << SPIF))) { } return SPDR; }

这里的时钟配置要多说一句。ATmega2560 的 SPI 速率由SPR1:SPR0和SPI2X共同决定，组合出 fosc/2、fosc/4、fosc/8 一直到 fosc/128。我上面写的是SPR=00+SPI2X=1，得到 fosc/2，8MHz 晶振下就是 4MHz。这个速率只受 MRAM 器件本身的最高 SPI 频率限制，主流器件标称 40MHz 甚至更高，4MHz 远远在安全区内，不需要为了"稳"而刻意降速。

如果你把 MCU 跑到 16MHz，fosc/2 就是 8MHz，也依然没问题。真正需要降速的场景只有两个：走线很长、或者板子上有其他 SPI 器件拖后腿。那时候把SPI2X清零就是 fosc/4，用示波器看着波形调。

spi_xfer里那个while循环看着像阻塞，实际上在 4MHz 下一次传输只有 2μs，写一条记录也就几十微秒，比 EEPROM 那 3.3ms 好太多，完全不需要为了它做异步设计。

4.2 读写命令的落地代码

#define CMD_WREN 0x06 #define CMD_WRITE 0x02 #define CMD_READ 0x03 #define CMD_RDSR 0x05 #define CMD_WRSR 0x01 void mram_read(uint16_t addr, uint8_t *buf, uint16_t len) { MRAM_CS_LOW(); spi_xfer(CMD_READ); spi_xfer((uint8_t)(addr >> 8)); spi_xfer((uint8_t)(addr & 0xFF)); while (len--) { *buf++ = spi_xfer(0x00); } MRAM_CS_HIGH(); } uint8_t mram_write(uint16_t addr, const uint8_t *buf, uint16_t len) { /* 第一步：写使能 */ MRAM_CS_LOW(); spi_xfer(CMD_WREN); MRAM_CS_HIGH(); /* 第二步：写命令 + 地址 + 数据，CS 上升沿提交 */ MRAM_CS_LOW(); spi_xfer(CMD_WRITE); spi_xfer((uint8_t)(addr >> 8)); spi_xfer((uint8_t)(addr & 0xFF)); while (len--) { spi_xfer(*buf++); } MRAM_CS_HIGH(); return 0; }

三个注意点。

第一，写使能是独立的一次片选周期。很多人图省事，把 WREN 和写命令塞进同一个 CS 低电平周期里，结果写不进去。器件设计上 WREN 命令在 CS 上升沿才生效，必须单独一次。

第二，CS 上升沿才是写入提交时刻。数据在移位过程中只是进了器件的移位寄存器，最后一个 bit 移完之后拉高 CS，内部才真正把数据写进存储阵列。所以MRAM_CS_HIGH()之后可以立即发起下一次读，不需要任何延时——这也是 MRAM 和 EEPROM 最大的手感差别，写完立刻读回来就是新值，不用轮询忙标志。

第三，连续写入的地址回卷要想清楚。大部分 SPI MRAM 在连续写时会自动递增地址，写到存储区末尾之后是否回卷到 0，不同器件行为不完全一致，有的回卷、有的在边界处停止。所以我的封装里加了长度检查，跨边界的长写拆成两次调用，避免依赖器件的边界行为。

/* 安全写入：自动拆包，避免跨越存储区末尾 */ uint8_t mram_write_safe(uint16_t addr, const uint8_t *buf, uint16_t len, uint16_t max_addr) { while (len) { uint16_t room = max_addr - addr + 1u; uint16_t n = (len < room) ? len : room; mram_write(addr, buf, n); addr += n; buf += n; len -= n; } return 0; }

4.3 状态寄存器与上电保护

uint8_t mram_read_status(void) { uint8_t s; MRAM_CS_LOW(); spi_xfer(CMD_RDSR); s = spi_xfer(0x00); MRAM_CS_HIGH(); return s; }

状态寄存器里通常有块保护位（BP0/BP1 之类）和写使能锁存位。我的初始化流程是：

1. 上电延时 5ms 等电源稳定；
2. 读状态寄存器，打印出来确认；
3. 如果块保护位是开着的，写状态寄存器关掉（部分器件需要先发 WREN 才能写 SR）；
4. 立刻做一次"写-读-比对"自检：往一个保留的诊断地址写一个已知模式（比如 0x5A），读回来比对，通过才允许业务代码使用 MRAM。

第 4 步看着多余，实际上救过我两次：一次是某批次物料的地址映射和手册不一致，一次是手工焊接时 MISO 虚焊。自检不通过就直接把设备标成故障，比让它带着坏存储器跑几个月强。

5. 数据组织：让"无限写入"变成"可靠记录"

硬件不会磨损了，不代表数据一定可靠。掉电瞬间的半写、上电时的指针错乱、CRC 校验失败，这些问题不会因为换了 MRAM 就消失。这一节讲我在实际项目里用的数据组织方式。

5.1 环形日志区与双副本写指针

MRAM 容量小，日志一般用环形缓冲区。我把存储区切成三段：

头部里的**写指针存两份（A/B）**是核心技巧。更新指针时先写 A，再写 B，两份都带 CRC。上电时如果 A 和 B 一致且 CRC 通过，直接用；如果只有一份有效，用有效的那份并修复另一份；两份都无效，说明头部损坏，走重建流程。这样即使指针更新过程中掉电，也不会丢掉全部日志位置。

单条记录的结构我一般这么定义：

#include <stdint.h> typedef struct { uint16_t seq; /* 序号，用于判断连续性 */ uint32_t tick; /* 时间戳（秒） */ int16_t temp; /* 温度 ×10 */ uint16_t vbat; /* 电池电压 mV */ uint8_t crc; /* 前 10 字节的 CRC8 */ } __attribute__((packed)) log_rec_t;

__attribute__((packed))是必须的，否则编译器会为了对齐在结构体里塞填充字节，不同编译选项下记录的二进制布局会变，读老数据就全乱了。加上 packed 之后，这条记录固定 11 字节。

5.2 掉电瞬间的"半写"与有效标志

MRAM 写一条 11 字节的记录需要十几微秒，这个时间窗口极短但不是零。如果掉电正好发生在这十几微秒里，可能出现"前 5 字节是新数据、后 6 字节是旧数据"的混合状态。

解决办法是在记录尾部加一个有效标志字节，最后单独写。流程是：

1. 先把序号、时间、数据、CRC 全部写入记录区；
2. 再单独往记录的"有效标志"位置写一个固定值（比如 0xA5）；
3. 只有标志字节等于 0xA5 且 CRC 校验通过，这条记录才算有效。

这样即使前 10 字节写了一半掉电，标志字节还是旧的（或者 0xFF），这条记录在扫描时会被跳过。代价是每条记录多一次单字节写入，多花两微秒——完全值得。

CRC 用简单的 CRC-8 就够了，多项式 0x31（CRC-8/MAXIM），查表都不用，直接算：

static uint8_t crc8(const uint8_t *p, uint8_t n) { uint8_t crc = 0xFF; while (n--) { crc ^= *p++; for (uint8_t i = 0; i < 8; i++) { crc = (crc & 0x80) ? (uint8_t)((crc << 1) ^ 0x31) : (uint8_t)(crc << 1); } } return crc; }

11 字节的 CRC8 在 8MHz 下算一次不到 20μs，比一次 SPI 写还快，随便用。

5.3 上电恢复流程

上电后的恢复流程我固定成这个顺序，每一步失败都有明确的降级动作：

1. 读头部，校验魔数和版本号。不匹配就去诊断区找备份头部；备份也没有，格式化日志区，记录一次"存储初始化"事件。
2. 读写指针 A/B，按前面说的规则选出有效指针。
3. 从写指针位置往回扫最近 N 条记录，检查有效标志和 CRC。遇到第一条校验失败的记录，把写指针回退到它前面——这条就是掉电时被打断的半写记录，直接丢弃。
4. 把有效记录数和最新序号写进诊断区，方便现场用串口读出来判断设备状态。

这套流程跑下来，最坏情况是丢掉最后一条记录，前面的数据全部完好。我之前用 EEPROM 的时候，掉电丢数据是常态，换成 MRAM 加上这套结构之后，几百次人为断电测试里没有出现过一次整段日志损坏。

注意：写指针回退这个动作本身也要写两次（A/B），而且要在确认扫描完成、数据无误之后再写，不要在扫描过程中边扫边写，否则掉电会让指针指向一个扫描了一半的位置。

6. 实测数据与踩过的那些坑

方案讲完，最后这部分是我在几台样机上实测出来的数字，以及几个反复出现的故障现象和对应排查方向。这部分内容手册上不会写，但真正决定你能不能一次做对。

6.1 写入吞吐实测

测试条件：ATmega2560 @ 3.3V / 8MHz 晶振，SPI 4MHz，MRAM 256Kbit 容量，写 11 字节记录并回读校验。

差距最直观的一行是最后两行：EEPROM 写一条记录的时间，MRAM 能写一千条。这个差距直接改变了系统设计——原来我得攒够一批数据再批量写、还得算好关机前留多少时间刷盘；现在完全可以每条数据写完立刻落盘，关机直接断电，不需要任何"保存中请勿断电"的提示。

实测里还有个小发现：把 SPI 从 4MHz 提到 8MHz（MCU 换 16MHz 版本），单条写入时间从 32μs 降到 18μs 左右，但整体系统收益不大，因为瓶颈变成了 CRC 计算和结构体组装。所以如果你的 MCU 只能跑 8MHz，不用纠结 SPI 速率不够，4MHz 完全够用。

6.2 常见故障现象与排查表

下面这张表是我和同事在调试阶段实际遇到过的现象，按出现频率从高到低排。遇到问题时从上往下对照，基本能定位到原因。

这张表里最值得展开的是"偶发写入失败"。我最早的一版板子，MRAM 的 VCC 上只有一颗 0.1μF，批量测试时大约千分之三的板子会出现"跑几天丢一条记录"。用示波器在写瞬间抓 VCC，能看到一个 200mV 左右的凹陷，持续时间几微秒。加上 1μF 之后凹陷降到 50mV 以内，问题再没复现。存储器的写入电流峰值是最容易被忽略的隐性故障源，尤其是板子上还有其他大电流负载共用一路 3.3V 的时候。

6.3 成本与容量的取舍怎么算

最后聊聊钱。MRAM 单颗价格比同容量 EEPROM 贵不少，一颗 256Kbit（32KB）的 SPI MRAM 大概是同容量 SPI EEPROM 的三到五倍，比片内 EEPROM 更是贵出一个量级。所以"要不要上"这个问题必须算清楚。

我的判断标准是三条，满足任意一条就上：

• 写入频率超过每天 1000 次：EEPROM 在这种频率下撑不过三个月，换片的售后退货成本远超器件差价。
• 写入动作在实时控制回路里：3.3ms 的阻塞会破坏控制周期，这时候多花的钱是买性能。
• 设备装在难以维护的位置：野外、井下、高空、封闭机柜，一次上门维护的成本能买几百颗 MRAM。

反过来说，如果只是存个出厂参数、一年改两次、设备就在手边，那老老实实用片内 EEPROM 完全没问题，没必要为了"先进"而增加成本。我手上还有几个这样的项目，一颗 EEPROM 用了七八年，一次没坏过。

容量选择上，我一般按"预估数据量 × 3"来选。比如日志每条 11 字节、每天 500 条、要存 30 天，那就是 11 × 500 × 30 ≈ 165KB，选 256KB（2Mbit）那一档，留出回绕和头部开销。别按刚好够用来选，环形日志一旦写满回绕，调试阶段想多看几天历史数据都做不到。

这套方案我前后用在数据记录仪、电机控制器、电池管理模块上，最久的一台已经连续跑了三年多，日志区一直在回绕写入，没出过一次存储相关的故障。回头看，从 EEPROM 换到 MRAM 最大的收获其实不是"寿命变长了"，而是整个系统设计变简单了——不用再算计写入次数、不用再设计批量刷盘策略、不用再在关机流程里留一个"请稍候"的等待。存储这件事从"需要小心对待的资源"变成了"随便用的基础设施"，这才是它真正值钱的地方。