企业官网建设流程全解析

简介：面向射频功率放大器设计人员与微波工程学习者，这套基于数字双输入架构的超宽带Doherty功率放大器（DPA）设计资料覆盖从理论推导到ADS版图实现的完整链路。资源包含ADS工程、理论分析脚本、效率计算脚本以及0.7至3.1吉赫兹多个频点的仿真数据，可辅助理解DPA在该频段内饱和输出功率43.31至44.78dBm、饱和增益10.37至12.24dB、饱和效率60.5%至74.07%以及回退6dB效率45.43%至61.5%的表现，也可作为毕业设计或工程开发的参考基线。压缩包共11个文件，以csv仿真数据、m脚本及zip工程打包形式组织，整体约224.6MB，便于按需提取不同频点的数据与模型。目前已有635人学习下载，内容适合具备一定射频基础、希望深入数字双输入DPA设计细节的读者。通过理论脚本、效率脚本与各频点csv数据相结合，可还原超宽带Doherty功放的工作点分析、效率回退特性对比及ADS版图验证过程，帮助使用者快速上手此类多输入功放的设计流程。

1. 数字双输入超宽带Doherty：为什么单输入方案在2-6GHz频段做不下去

做宽带功放的人，十有八九在Doherty上翻过车：单输入结构在窄带下效率回退确实好看，一旦把频段拉到倍频程以上，峰值功放和载波功放之间的相位关系就压不住，效率曲线变得像过山车。数字双输入超宽带Doherty功率放大器，本质上就是把原来用耦合器和四分之一波长线做死的模拟相位关系，挪到数字域里动态补偿，让载波和峰放两路信号独立控制、独立驱动。这套方案能解决2到6GHz这类宽带场景下回退效率和平坦度同时崩掉的难题。适合正在做5G基站、宽带通信或电子对抗发射链路，手上有ADS又想把理论推到版图落地的工程师读。

2. 先算明白再动手：数字双输入DPA的功率分配与相位控制要点

2.1 数字双输入到底改了哪里：传统DPA的阻抗逆变与带宽瓶颈

传统Doherty功放的核心是负载调制：功率回退时，载波功放输出阻抗通过四分之一波长线被调制到更高值，让载波提前进入饱和，维持高效率。这套机制在单频点很好用，但四分之一波长线的90度相移只在中心频率成立。频率往两端偏，相移不再是90度，阻抗变换比也跟着漂，载波看到的调制阻抗就不在预设点上，效率回退区直接塌陷。

数字双输入架构把输入端的信号分离和相位补偿全部搬到基带和DSP里。载波功放和峰值功放各自用一路独立的DAC和驱动链路，幅度比和相位差不再由固定功分器决定，而是按工作频率和工作功率实时计算。常见的做法是用一个数字控制字同时调整两路的增益和相位偏移，峰放那一路单独做超前相位补偿，补偿量来自实测的链路相位差曲线，而不是理论上的90度固定值。

这样做的好处很明显：输出端不再需要宽带的90度移相结构，带宽限制从相位敏感的网络变成了功放管本身的匹配带宽。代价是对数字前端和两路发射链路的要求变高，两路之间的幅度和相位一致性必须可控，否则合成点的效率优势会被两路的失配吃掉。做这套设计之前，先要把两路功放看成两个独立放大链，而不是传统Doherty里耦合器加两个管子那么简单。

2.2 功率分配比、回退范围和相位差：三组关键数字怎么定

数字双输入DPA设计的第一步不是画原理图，而是定三组数字：载波和峰放的最大输出功率比、目标回退范围、以及两路之间的相位补偿范围。这三组数字定了，后面的匹配网络、偏置点和版图尺寸才有依据。

功率分配比直接决定回退深度。载波功放与峰值功放等功率时，回退约6dB；峰值功放饱和功率是载波两倍时，回退区和阻抗调制比更大，但超宽带实现难度成倍上升。我一般给2到6GHz宽带DPA定6dB回退目标，功率分配比选1比1到1比1.2之间，阻抗调制比控制在2.5倍以内，匹配网络才有空间兼顾带宽。

第二组数字是相位补偿范围。峰放链路偏置在C类，增益比载波AB类低3到5dB，相位延迟也随频率变化。数字双输入需要提供的相位超前量通常在0到100度之间，具体数值要等两路链路都搭好之后扫出来。第三组是输入端功率回退范围，数字域里两路输入功率比不是固定3dB或者6dB，而是按照目标回退深度反推：回退6dB时峰放输入功率要比载波低6dB左右，饱和时两路接近相等。

2.3 超宽带匹配的两条路线：多节阻抗变换与谐波负载调制

定完功率分配，接下来是输出匹配网络。传统DPA输出端那只四分之一波长阻抗逆变线，在超宽带里必须换掉。我常用的替代方案有两种：多节阶梯阻抗变换网络，或者采用三次谐波控制的宽带负载网络。

多节阻抗变换的思路是用两到三节四分之一波长微带线级联，把载波管在回退状态下的高阻抗缓慢变换到50欧姆。节数越多带宽越宽，但插损也越大。2到6GHz这种接近三个倍频程的场景，两节往往不够，三节又会让版图面积明显变大。实际设计里我会先做一个三节结构，然后在ADS里做阻抗参数扫描，看能不能用两节加一个补偿短截线达到同样效果，这样可以省出一块版图面积。

谐波控制的路线不同：它不再追求阻抗逆变器的平坦响应，而是利用峰放管子饱和后的非线性特性，让载波管看到近似开关模式的负载线，通过在输出端设计二次和三次谐波短路点来控制漏极电压波形。这条路线在理论上有更高的理想效率，但对管子模型精度和版图寄生非常敏感。在ADS里看起来漂亮的谐波控制网络，做成版图后往往因为过孔电感和微带线不连续性跑偏。新手做超宽带DPA，我的建议是走多节阻抗变换路线起步，把谐波控制当后续优化项，而不是第一版就上。

3. 把理论搬进ADS：从器件选型到原理图级超宽带匹配网络搭建

3.1 器件选型与偏置点：先定静态工作点再谈效率回退

数字双输入DPA的器件选型，第一原则是载波和峰放两管尽量同型号。虽然非对称设计允许不同型号，但超宽带场景下两路匹配网络的拓扑结构差异会放大到无法收敛，我一般直接选同型号管子，通过偏置点区分AB类和C类工作状态。

以常见的28V漏压GaN HEMT为例，载波管静态工作点设在夹断电压以上1到2V，静态漏电流50到100mA，属于深AB类；峰放管静态工作点设在夹断电压以下1到2V，静态漏电流接近0，工作在C类。这两个偏置点在ADS里用直流仿真先验证一遍，重点看跨导曲线在目标频段内的平坦度，峰放管的跨导峰值区域决定了它能提供的最大增益和相位特性。

器件模型方面，厂商Design Kit是首选，英飞凌、Wolfspeed和Qorvo都有针对ADS的模型库。装好之后第一件事不是搭电路，而是跑一遍模型的单管负载牵引仿真，确认管子在2到6GHz范围内的可用增益和最佳负载阻抗轨迹。这里有个比较容易忽略的点：厂商给的负载牵引数据通常覆盖到6GHz，但最佳效率区和最佳功率区的阻抗差在高端频段会拉大，后面匹配网络的设计要以效率阻抗为主，功率阻抗做边界校核。

3.2 在ADS里搭载波和峰放两路原理图：用HB仿真看饱和功率和相位

ADS原理图搭建按两路独立链路来做。载波管输入接匹配网络，输出接负载调制网络；峰放管输入接独立匹配网络，输出和载波在合成节点汇合。两路之间先不连接，分别做谐波平衡仿真，确认各自在目标频段的饱和功率和增益。

HB仿真控制器里，频率范围设2到6GHz，扫描步长100MHz，功率扫描从-5dBm到Pmax加3dB，步进0.5dB。仿真结束后重点看三个结果：饱和输出功率P_sat、功率回退6dB处的PAE、以及增益压缩曲线。在参数设置上有一个坑：谐波次数默认是3，超宽带设计里建议设到5，否则高端频段的谐波交互会被截断，PAE峰值位置会偏移。

频率范围2.0-6.0GHz，功率扫描-5到Pmax+3dBm，步进0.5dB，谐波次数5次。

两路单独仿真通过后，把两路的输入端口用两个独立电源表示，幅度和相位分别设变量。ADS里用两个VAR变量控制：P_phase_carrier固定为0度，P_phase_peak设成扫参变量，从0度扫到120度，步进5度。这一步是数字双输入架构的仿真核心——在仿真里预演数字域要做的相位补偿工作。

仿真后处理可以导出到Python里算相位差，ADS的数据窗口也可以直接看。我习惯把仿真结果导出成CSV，再用脚本分析每个频点的最佳相位点。下面这段是我常用的后处理脚本，读取ADS导出的相位扫描数据，找到每个频点上输出功率和PAE折中最好的相位值。

import pandas as pd df = pd.read_csv("phase_sweep.csv") results = [] for freq in df["freq"].unique(): fdf = df[df["freq"] == freq] fdf["pa_power"] = fdf["p_out_peak"] best = fdf.loc[(fdf["pae"] >= 45) & (fdf["p_out"] >= 33)] if best.empty: best_phase = fdf.loc[fdf["pae"].idxmax()]["phase"] else: best_phase = best.loc[best["p_out"].idxmax()]["phase"] results.append({"freq": freq, "best_phase": best_phase}) pd.DataFrame(results).to_csv("best_phase.csv", index=False) print(pd.DataFrame(results))

这段脚本的逻辑是先按频率分组，在每个频点里筛选出PAE不低于45%且输出功率满足要求的相位点，再从候选中挑输出功率最大的那个相位值。如果某个频点没有同时满足两个条件的解，就退回PAE最高的相位点，避免数据空缺。best_phase.csv就是后续数字前端要写入查找表的相位补偿曲线。

实际应用中，相位差还有一个容易出错的地方：载波管和峰放管的增益在不同输入功率下变化不同，导致相位差不再是常数。仿真里要额外扫输入功率回退范围，把相位补偿表做成功率-频率二维表，而不是只做频率一维表。数字双输入系统最终要载入的是一张二维矩阵，这个矩阵在ADS里用两个嵌套的VAR扫描变量就能生成：功率每回退1dB取一个切片，频点每100MHz取一行。把这些数据整理成DSP能读的格式，通常是CSV或者二进制查找表，后面整机联调时直接用。

3.3 匹配网络优化：目标函数怎么设、扫描参数怎么给

匹配网络的优化是超宽带DPA最容易消耗时间的地方。ADS的优化器默认目标函数是S参数或者增益，但功放设计真正要盯的是PAE和饱和功率。我的做法是先跑负载牵引，把每个频点的最佳负载阻抗轨迹提出来，然后在Smith圆图里用多阶短路短截线或阶梯阻抗线去逼近这条轨迹。

优化设置方面，目标函数不要直接写“PAE大于50%”，ADS的随机优化器对这种宽带目标经常找不到收敛解。把它拆成三个具体目标：在2GHz、4GHz、6GHz三个频点分别约束输出回退6dB处的PAE不低于45%，约束载波管和峰放管在饱和点的漏极效率差不大于5%，约束合成节点回波损耗在2到6GHz全频段低于-10dB。三个目标分开设权重，PAE权重最高，相位一致性次之，回波损耗最后。

扫描参数里有一个调过的人才会知道的细节：微带线的宽度和长度不要同时设成优化变量。两个强相关的变量同时扫，优化器会在参数空间里打转。先把宽度固定成50欧姆线宽，只扫长度，等结构收敛后再手动微调宽度来吸收工艺误差。这个习惯能让优化时间从几小时降到十几分钟。

4. 从原理图到版图：ADS Layout的EM仿真与关键参数落地

4.1 先把版图模块划分清楚：射频通路、偏置通路、地孔区域的边界

数字双输入DPA的版图和普通单输入功放最大的区别在于：版图上有两个独立的输入分配网络需要保持相位一致性。载波支路和峰放支路的输入走线必须做等长处理，否则原理图里算好的相位补偿在版图上会被走线长度差破坏掉。

我拿到原理图后的第一步是把版图划分成四个功能区块：载波输入匹配区、峰放输入匹配区、合成输出匹配区、偏置馈电区。四个区块之间用参考地平面和接地过孔阵列隔开，区块之间的射频走线尽量短，偏置走线不要在射频通路正下方平行跑。ADS里可以用Layout的xSub或者子电路功能把这些区块独立成cell，后面做EM仿真时按区块分别提取寄生，再整体装配。这样做的坑在于：单独提取的寄生参数和整体版图环境下可能有差异，尤其是靠近合成节点的部分，建议最终还是要做一次整体EM仿真。

4.2 Momentum仿真设置：端口、网格、频率范围的选择习惯

ADS Momentum是平面电磁仿真器，对微带结构精度足够。仿真设置里，端口类型和网格密度是两个最关键的控制参数。

端口方面，射频输入输出口用Internal Port（内部端口），端口参考面放在微带线进入器件焊盘之前的位置，不要让端口参考面直接压在有源器件焊盘上，否则仿真结果会把焊盘的寄生电感和端口自身的寄生混在一起。偏置馈电口用External Port，参考面放在扼流电感远离射频的一端。

网格设置我一般用Edge Mesh，网格密度设到每波长20到30个网格单元，最大网格频率设成10GHz，比目标频段高两倍左右。过孔和焊盘附近局部加密，用Local Mesh Editor手动圈选，网格单元尺寸设为默认的0.2倍。这里有一个常见的误区：有人为了精度把全局网格调到极密，结果EM仿真跑一个频点要几个小时。其实功放版图的精度瓶颈通常在地过孔的建模和介质厚度的准确性，而不是全局网格密度。

EM仿真频率范围不要一次扫2到14GHz全频段。Momentum在这种宽频扫描下计算量巨大，而且高频段的网格尺寸要求让内存占用飙升。我习惯分成三段：1到3GHz、3到5GHz、5到8GHz，每段之间重叠500MHz，方便拼接结果。分段扫描的S参数文件用Data File Merge工具拼起来，再回到原理图里替换理想传输线模型做协仿真。

4.3 版图里三个容易忽略的细节：拐角、隔离环、过孔阵列

版图阶段翻车最多的三个细节，第一个是微带线的拐角处理。直角拐角在4GHz以上等效于一个并联电容，会改变匹配网络的谐振点。建议所有射频走线拐角都做成45度切角或者圆弧，切角尺寸按走线宽度的0.5到0.7倍。ADS里的Miter工具可以自动处理，但要手动检查切角后的线宽连续性，切角处阻抗突变有时比直角本身更麻烦。

第二个细节是隔离环。版图里射频地平面、偏置地平面和数字控制地平面要分区域处理。电流镜匹配这类模拟版图里的匹配原则在射频功放里同样成立——两路功放的接地路径必须对称，否则地回流差异直接体现在两路相位不一致上。我在射频电路周围做一圈接地隔离环，把射频地回流限制在局部，不让它穿过偏置电路区域。隔离环的位置和宽度会影响腔体谐振频率，建议在EM仿真里加进去一起看，不要只单仿真射频通路。

第三个细节是过孔阵列。接地过孔不是打几个孔就完事，过孔间距要小于介质中波长的十分之一，否则地平面之间会形成平行板谐振。2到6GHz介质相对介电常数3.6左右的板材，波长在40到70毫米之间，过孔间距控制在1.5毫米以内。功放管的源极接地焊盘下方，过孔要打成阵列而不是单排，每个过孔的电感量并联后才会足够低。

5. 超宽带Doherty从原理图到版图的常见坑位与排查手段

5.1 现象一：低频段增益滚降离谱，一查是偏置电感谐振

现象：仿真曲线里2GHz附近增益比5GHz低5到6dB，而且相位差曲线在低频段异常跳动。

原因：偏置馈电网络的扼流电感在低频段和旁路电容形成串联谐振。这个谐振点落在1.5到2.5GHz之间时，偏置网络的阻抗不再是理想开路，射频能量从小信号通路泄漏到偏置电路。超宽带设计里偏置网络的工作带宽经常被忽略，大家盯着匹配网络优化，实际低频性能被偏置谐振吃掉。

解决：在ADS原理图里把偏置电感和在链电容一起跑S参数仿真，看谐振点在不在工作频段内。如果谐振点落在低频段，就加大旁路电容容量或者串一个小阻值电阻来压低谐振Q值。我的处理习惯是在扼流电感后面串一个5到10欧姆的电阻，牺牲零点几dB效率换掉整个低频段的稳定性。

5.2 现象二：版图EM仿真后效率掉5个点，问题出在端口参考面

现象：原理图协仿真时PAE到50%以上，替换成版图EM模型后PAE掉到45%，而且高端频段掉得更明显。

原因：端口参考面设置得不一致。原理图里的理想端口在器件焊盘根部，版图EM仿真如果端口参考面放大了半毫米，这部分传输线的损耗和相位误差就会被算进匹配网络里，相当于整个匹配网络往低频偏了一个小小的量。

解决：回到Momentum里，把端口参考面拉到和原理图器件焊盘完全一致的位置。如果器件模型自带封装寄生参数，原理图里已经把封装寄生模型建进去了，那版图端口参考面就要放在封装模型外部，两套模型的边界重合，不能有重叠也不能有间隙，这段边界一致性是电磁仿真重现原理图结果的前提。

5.3 现象三：峰放始终不进饱和，数字上给了最大幅度也没用

现象：数字双输入端已经把峰放输入功率加到最大，输出合成点功率还是比预期低2到3dB，峰放管子好像一直没进入饱和状态。

原因：峰放管工作在C类，导通角很小，输入功率不够时增益极低。数字前端给的“最大幅度”是在基带信号层面，经过DAC和驱动放大器之后，实际到达管子栅极的电压摆幅不够。另一个常见原因是峰放输入匹配网络在高端频段的插入损耗被低估，驱动级输出匹配和峰放输入匹配之间形成失配。

解决：先在ADS里看峰放管栅极的实际电压波形，确认摆幅是否达到管子数据手册建议的饱和驱动电平。如果波形幅度不够，在峰放驱动链路里加一级增益补偿放大器，不要指望数字域的幅度控制能弥补模拟链路的增益短缺。数字双输入不是万能的，数字能控制的是系统输入端的功率分配，链路内部的增益和损耗还是要在模拟设计里解决。

5.4 现象四：双输入相位调平了，宽带信号ACPR仍然不对称

现象：用双音信号或者调制信号测试时，下边带ACPR比上边带差5dB以上，频谱明显不对称。相位差扫描表已经校准过，单音信号下效率也正常。

原因：这是典型的双输入链路非线性失真。峰放宽带宽信号时，C类工作状态产生的非线性相位调制（AM-PM失真）与载波AB类不同，两路的AM-PM曲线不匹配，导致合成的调制信号在上下边带不对称。单音仿真只校了相位差，没有校幅度和相位的联合特性。

解决：把两路功放的AM-PM特性分别测出来，在数字前端的查找表里不只存幅度差和相位差，还要存与输入功率相关的附加相位补偿。也就是说，原来的二维查找表要升级成三维：频率、输入功率、目标输出功率。这个数据量比较大，但数字双输入的优势就在于查找表可以做得足够细。ADS里用HBS仿真控制器跑功率-频率二维扫描，直接导出AM-PM数据，然后再加一个基带预失真模块校正。

5.5 现象五：EM仿真收敛慢，参数扫描设置一个不注意就崩溃

现象：Momentum在5GHz以上网格划分后内存占用满，仿真跑不完，或者仿真提示端口未收敛。

原因：一个是频率范围设太宽导致网格自适应过程反复增加网格数量，另一个是集成电路版图里存在极细的金属条或者大面积地平面，网格密度差异过大。射频功放版图里细线走到宽地平面旁边时，网格过渡区会异常密集。

解决：把金属层缝隙和地平面网格做一个简化处理，在精度允许范围内把细碎金属填充删除。网格自适应收敛阈值默认是0.5%，可以放宽到1%速度快很多，精度损失通常可以接受。另外，Momentum的端口设置在平行板模式（Sheet）和微带模式（Internal）之间的选择要一致，混用会导致电流分布计算出错。

6. 验证与进阶：双输入校准、DPD配合与多音测试的应用

6.1 先把双输入相位差标定出来：固定功率扫相位矩阵

版图和协仿真全部通过后，第一步实测不是直接加调制信号，而是在CW单音信号下校准两路相位。固定一个频点，固定输入功率回退状态，扫描峰放那一路的数字相位控制字，从0度到360度，每10度记录一次合成输出功率和效率。这个操作我每次都会做，生成的相位矩阵就是数字前端的原始校准数据。

实测的相位矩阵和ADS里的仿真结果会有偏差，因为两路链路里驱动放大器和DAC的群延迟差异在仿真里未必建得准。偏差通常在5到15度之间，不校这一轮的话，后面所有调制信号测试都建立在不准确的相位基础上。

6.2 DPD配合数字双输入：预失真作用在两路信号上

数字双输入架构和DPD的配合方式和单输入不同。单输入DPD是对合成信号做预失真，双输入架构里每路功放可以各自做预失真，也可以只在合成端做。我刚做这种设计时习惯只对载波路做DPD，峰放路只做相位补偿，结果发现峰放的C类非线性在回退区还是泄漏到了合成信号里，整个系统的ACPR被峰放拖累。

正确做法是：先用合成端DPD把线性度校准到指标内，如果数字基带资源足够，再对两路分别做预失真，两套预失真系数可以独立更新。数字双输入的带宽资源是够的，多一路预失真计算不会带来性能瓶颈。

6.3 用多音信号验证效率回退曲线：仿真到实测的严格闭环

从ADS仿真到实测的验证，不要只用单音信号对比。单音连续波下的PAE曲线只是基础值，实际要看的是调制信号下的平均效率和ACPR。我一般用20MHz LTE信号或者多音信号，在2GHz、4GHz、6GHz三个频点分别测回退6dB处的平均效率和ACPR，再和ADS的调制信号仿真对比。

这里有一个值得养成的习惯：跑调制信号仿真时，ADS里的数字双输入端用两个独立基带源，载波路和峰放路分别馈入相同的调制信号，但幅度缩放因子和相位差按查找表加成。把三组频点的仿真数据和实测数据做一张对比表，数据对不上时优先检查偏置点和端口参考面，这两个是偏差不多，但后果能差出5个点的效率。

做这套数字双输入超宽带Doherty，我最深的体会是：数字域给设计留了很大的后悔药空间，相位差、幅度比和补偿曲线都可以在后级调整，但模拟域的匹配网络和偏置点一旦定错，数字再怎么调也救不回来。每次画版图之前，我都会把两路功放的链路预算和相位仿真数据重新核对至少一遍，这个习惯帮我避开了好几次走线等长和端口参考面不一致的坑。希望帮到你。

本文还有配套的精品资源，点击获取