企业官网建设流程全解析

简介：这份电路原理图面向从事HDMI转eDP/DP显示接口开发的硬件工程师与方案评估人员，围绕CS5801AN芯片给出完整参考设计，可用于显示器、转接器及嵌入式显示终端的接口转换评估。压缩包内共1个PDF文件，大小约775KB，内容覆盖整体框图、主芯片连接、HDMI输入、eDP/DP输出、电源管理、复位与测试点等部分，并标出HDMI差分对、DP TX与AUX、I2C配置信号及1.2V/3.3V多路供电网络，便于核对器件连接和电源域划分。已有1475人学习，反映该方案在接口转换设计中受到较多关注。读者可从中理解CS5801AN的外围电路组织、信号流向与调试测试点预留方式，为原理图评审、PCB设计检查和方案验证提供可直接参照的硬件设计线索。

1. 手上只有 HDMI 口，屏却只有 eDP：这套方案先解决什么

手上有一块只留 eDP 排线的屏，或者一台只剩 HDMI 输出的设备，中间缺的那块小板子，就是这份 CS5801AN HDMI to eDP/DP 转换方案电路原理图要补的位置。它不是讲原理的科普图，而是一套能直接进 EDA 打开、按页对着连线的参考设计：HDMI 输入、主芯片、DP/eDP 输出、电源四块，边界划得很清楚，改一处不会牵动全身。整份图纸按 A3 幅面出图，V1.0 版本，第 1 页给框图和第 2 页主芯片与接口、第 4 页电源，信号从 19Pin 的 HDMI 母座进来，穿过 69 脚的主控，从 20Pin 的 DP 座出去，中间靠两颗同步降压把 USB 的 5V 拆成 1.2V 和 3.3V 两套轨。要做 HDMI 转 eDP 桥接课设、想验证一颗转换芯片能不能带动手头屏、或者要给自己的产品补一块转接板的人，都能在这份图上找到可直接照抄的连接关系。

2. 总体架构与信号链路：四页图纸里的四个功能域

先看第 1 页那张框图，它把整条链路压成了四个方块：HDMI Port 进来，CS5801 做转换，DP out 出去，旁边挂两个 DC-DC 分别产 1.2V 和 3.3V。框图看着简单，但它决定了后面三页的划分方式——凡是跟 HDMI 电气特性沾边的，都放在连接器那一页；凡是跟主芯片引脚沾边的，都放在主芯片页；凡是跟供电沾边的，全部归到电源页。这种切法对改板特别友好，比如你只想把 DP 座换成 eDP 座，改动就局限在一页里，不用满图找网络标号。

我一般拿到一份参考原理图，第一件事不是看芯片，而是先数页、再看每页的图框信息和网络命名规则。这份图的网络前缀很规整：HDMI_IN_*是连接器侧的原始信号，HDMI_*是过了共模和 ESD 之后进芯片的信号，DP_TX*是芯片出来的差分对，DPTX*是过了耦合电容之后到连接器的信号。前缀一变，就说明中间隔了器件，排查的时候顺着前缀找，比一个个点网络快得多。

2.1 四页图纸的职责与改动成本

把「改动频率」这一列标出来，是我做方案文档时的习惯。学生交课设经常只写「本设计包含电源模块、输入模块、输出模块」，评审看一眼就翻过去了；把每页的改动成本和波及范围写出来，才说明你真的想过这块板以后怎么维护。

2.2 主芯片 69 脚的分组逻辑

U1 是 69 脚（含 ePAD）的主控，引脚排布基本按信号类型成段分布，不是随便排的。把它按功能切成段之后，看图纸就不需要一条条数了：

这张表最有用的地方在 41~55 段。很多人第一次画这类芯片，会把GTX_AVDD12_PLL、MISC_AVDD12、APLL_VDDU_12这几个电源脚当成普通 DVDD 一起拉过去，结果链路训练时好时坏，查半天查不出原因。这几个脚名字里带 PLL 的，都是给锁相环供电的，对纹波比对电压精度敏感得多，原理图上必须单独走一组 LC 或至少单独一颗 4.7uF 加 0.1uF，不能和数字电源共用一条细线。

2.3 三套电源域与去耦配置

整份图里出现的电源网络看着多，归一下类其实只有三套：1.2V 数字与 HDMI 前端（DVDD12、HDMI_DVDD12、GTX_AVDD12、MISC_AVDD12、APLL_VDDU_12）、3.3V 数字与模拟（DVDD33、HDMI_AVDD33、GTX_AVDD33、MISC_AVDD33、APLL_AVDD33_PLL）、以及 5V 输入（5V_USB、5V、HDMI_5V）。去耦电容的排布是 0.1uF 挨着每个电源脚、4.7uF 做每组的小储能，1.2V 域和 3.3V 域各有一批。这种「每个脚一颗 0.1uF」的做法在高速转换芯片上是标准动作，省不得——省一颗，可能就是某一路差分眼图张不开。

写方案文档的时候，我习惯把电源域整理成结构化数据，一是方便核对有没有漏掉去耦，二是后面画 PCB 的时候可以直接拿去生成约束。

# power_domain_check.py # 用途：把原理图上按网络归类出的电源域落成数据，核对每个电源脚是否都配了去耦 # 数据来源：主芯片页 U1 的电源引脚与去耦网络 DOMAIN = { "DVDD12": { "pins": [13, 14, 15, 25, 35, 61], # 数字 1.2V 核心 "decap": "0.1uF x6", "bulk": "4.7uF x2", # C2 / C9 }, "DVDD33": { "pins": [16, 32, 40, 44, 53, 55, 60, 68], # 含三组 PLL 的 3.3V "decap": "0.1uF x8", "bulk": "4.7uF x2", # C15 / C21 }, "GTX_AVDD12": { "pins": [41, 51, 52], # 高速发送与 PLL "decap": "0.1uF x3", "bulk": "单独 4.7uF", # 不与数字域共用 }, } def check(domain): for name, cfg in domain.items(): need = len(cfg["pins"]) have = int(cfg["decap"].split("x")[1]) flag = "OK" if have >= need else "缺电容" print(f"{name:12s} 电源脚 {need:2d} 个 / 去耦 {have:2d} 颗 -> {flag}") check(DOMAIN) # 输出示例： # DVDD12 电源脚 6 个 / 去耦 6 颗 -> OK # DVDD33 电源脚 8 个 / 去耦 8 颗 -> OK # GTX_AVDD12 电源脚 3 个 / 去耦 3 颗 -> OK

这段脚本本身不复杂，价值在于把「凭印象觉得去耦够了」变成可核对的数字。实际项目里我遇到过一次 3.3V 域少画一颗 0.1uF，位置正好在APLL_AVDD33_PLL旁边，现象是冷机第一次上电能出图、热机重启就黑屏，来回折腾了两天才定位到。从那以后这类核对我都强制走一遍脚本，宁可前期多花十分钟。

3. HDMI 输入端设计：连接器、ESD 与三根检测线

HDMI 这一侧是整个方案里最容易出问题的地方，因为它是板子和外部设备唯一的电气接口，插拔、静电、源设备兼容性全压在这一小块电路上。图纸上这部分占了整整一页，从 19Pin 座子一路画到主芯片的接收脚，中间过了串联电阻、ESD 阵列、上拉电阻三层。

3.1 19Pin 连接器与四对差分线的连接关系

J2 是标准 19Pin 的 HDMI 母座，引脚定义按规范走：1/3 是 D2 差分对，4/6 是 D1，7/9 是 D0，10/12 是时钟对，2/5/8/11 是各对的地屏蔽脚，13 是 CEC，14 是 HEC，15/16 是 DDC 的 SCL/SDA，17 是 GND，18 是 +5V，19 是 HPD。这份方案里 CEC 和 HEC 两根线是空置的——转换器不需要消费电子控制，也不需要 HEC 的以太网通道，空着完全合理，但要注意在图纸上标明 NC，别让后面接手的人以为漏画了。

四对差分线从座子出来之后，先各串一颗 0R 电阻（R5~R12），然后进 ESD 阵列，再到主芯片。串 0R 这个动作看着多余，实际是给自己留后悔药：调试阶段差分对有问题，可以换成小阻值电阻做阻抗匹配或者衰减，不用割线飞线。同一对内的 P/N 在图纸上必须画成并行走线，网络名成对出现，HDMI_D0_P和HDMI_D0_N之间不允许插别的网络，这是画图规矩，也是后面画 PCB 时差分对能被自动识别的前提。

还有一处容易忽略：主芯片侧 1~12 脚的电源是分开的，HDMI_DVDD12和HDMI_AVDD33各有自己的去耦，这两个名字虽然带 HDMI 前缀，但实际接的是板上统一的 1.2V 和 3.3V 轨，只是就近单独滤波。看图纸的时候别被名字骗了，以为要额外做一路电源出来。

3.2 ESD 器件与上拉网络：HPD、+5V、SRC_DET 的分工

U2 和 U3 是两颗四通道 ESD 阵列，一颗管时钟对加 D0，一颗管 D1 加 D2，把八根高速线全覆盖。选型上这类器件最关键的参数是结电容，通道电容大了会直接把眼图压塌，通常要控制在零点几皮法量级；原理图上看不出这个参数，得对着选型表确认，这是方案评审时最常被问的一句。

三根检测线的分工值得单独说清楚，因为它们决定了「源设备插上去之后主芯片怎么知道」：

• HDMI_5V：从座子 18 脚直接引来的 +5V，经 D3 肖特基二极管隔离后给到板上，同时经 R18（100k）和 R19（1M）分压产生检测电平。串二极管的作用是防止板子自己供电时电流倒灌回源设备。
• HDMI_SRC_DET：分压之后的源在位信号，进主芯片的 17 脚。源设备一插上就有 5V，这个脚立刻拉高，主芯片据此判断「有源接入」，开始走后续流程。
• HDMI_HPD：热插拔检测，方向是主芯片输出、源设备输入，进芯片的 18 脚。主芯片准备好接收之后把 HPD 拉高，源设备才开始读 EDID 并输出 TMDS 信号。顺序反了就是黑屏——HPD 早拉或者晚拉都可能让源设备握手失败。

R4（10k）和 C27（0.1uF）组成的是复位 RC 网络，接到RESET_N上。这个 RC 的时间常数决定了上电后芯片延迟多久退出复位。取值不能太小，否则 5V 上升沿还没稳芯片就开始工作；也不能太大，否则开机到出图要等好几秒，用户以为坏了。10k 配 0.1uF 大约是毫秒级，属于常规取值。

3.3 DDC 与 CFG：一条总线的两种身份

图纸上HDMI_SCL/HDMI_SDA和CFG_SCL/CFG_SDA是两组完全独立的 I2C。前一组是 HDMI 规范里的 DDC 通道，主芯片在这条总线上扮演 EDID 从机，源设备上电后会来读 0x50 地址的前 128 字节，读到合法的 EDID 头才认为下游是一台合格的显示器。后一组是芯片自己的配置总线，走 26/27 脚，用 R2/R3 两颗 10k 上拉到 3.3V，主机（或者板上的 MCU）通过它配置工作模式。

这两组总线千万不能混。我见过有人在 PCB 上把两组 SCL 并到一起图省事，结果源设备读 EDID 的时候把配置寄存器也搅了，表现是能出图但分辨率一直锁在最低档。原理图阶段就把两组线用不同网络名、不同颜色标出来，是避免这种事故最省成本的办法。

调 EDID 的时候，用一段最简单的探测脚本就能判断 DDC 通不通：

# edid_probe.py # 用途：在调试板上通过 DDC 通道读前 8 字节，快速判断 HDMI 源是否成功握手 # 依赖：smbus2 或板级 i2c 工具封装，按实际平台替换 bus 号 import smbus2 EDID_ADDR = 0x50 # HDMI DDC 的固定从机地址 MAGIC = bytes([0x00, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0x00]) def probe(bus_num): bus = smbus2.SMBus(bus_num) try: head = bytes(bus.read_byte_data(EDID_ADDR, i) for i in range(8)) except OSError: return "DDC 无响应：检查 HPD 是否已拉高、上拉电阻是否焊接" if head == MAGIC: return "EDID 头正确，DDC 链路通" return f"EDID 头异常：{head.hex()}，检查 EDID 数据是否烧录" print(probe(3))

判据就一条：前 8 字节必须是00 FF FF FF FF FF FF 00。读不到，问题在物理层（HPD 时序、上拉、ESD 器件虚焊）；读到了但内容不对，问题在 EDID 数据本身。这一步能把「黑屏」拆成两个完全不同的排查方向，省掉大量瞎猜。

4. DP/eDP 输出与电源：耦合电容、HPD 分压与双路降压

输出侧的逻辑和输入侧对称，但细节上多了两件事：一是 DP 的四对主链路必须交流耦合，二是 DP 的 HPD 是板子作为受端向源端汇报的，方向上和 HDMI 那一侧正好反过来。这两点弄错，板子焊得再漂亮也点不亮。

4.1 DP 输出端电路：四对耦合电容与 HPD 分压

J3 是 20Pin 的 DP 座，1/3、4/6、7/9、10/12 分别对应四对主链路，13/14 是配置脚，15/17 是 AUX 差分对，18 是 HPD，19 是地，20 是 PWR。芯片出来的DP_TX0_P/N到DP_TX3_P/N每一对都要串一颗 0.1uF 电容（C30~C37 覆盖四对），这是 DP 规范要求的 AC 耦合，作用是隔断两端直流电平差异。这八颗电容必须成对等值，同一对的两个电容容值差太多会引入共模偏移，链路训练直接失败。

AUX 通道走的是 C28/C29 两颗 0.1uF，接DP_AUX_P/N，到座子的 15/17 脚。AUX 是双向半双工的低速链路，速率不高但对时序敏感，这两颗电容同样不能省。

HPD 这条线在输出端是一组分压：R13（1k）和 R14（100k）配合，R15 标成 NC/0R，是预留位。设计意图是让 HPD 电平可以从「直连」和「分压」两种方式里选，具体用哪种取决于对接的屏或者上游设备要求。PWR 脚经 R15 相关网络接DP_Power，用来感知下游是否给电。这类「留一个 0R 位」的做法在接口电路里非常常见，出问题的时候换个电阻就能改行为，不用改板。

对于 eDP 屏，还要额外用到 36~38 三个脚：EDP_HPD、BKL_EN（背光使能）、PWM_OUT（背光调光）。图纸上保留了这三根走线，但纯 DP dongle 场景下不用接。如果你的目标是直接点亮一块 eDP 屏，这三根必须引到屏的排座上，而且VCC_ON（39 脚）要用来控制屏的供电开关，顺序上一般是先给屏供电、再拉 BKL_EN、最后出图。

4.2 两路 DC-DC 的电阻取值与电感选择

电源页的核心是两颗 SY8088 同步降压。第一路 5V 降到 1.2V，反馈分压是 R23=100k 上、R20=100k 下；第二路 5V 降到 3.3V，反馈分压是 10k 配 2.2k，图纸上直接标注了Vout = 3.32V。两路的电感都是 10uH，输入侧各有 10uF/16V 加 0.1uF，输出侧 1.2V 那路配了 100uF/6.3V 大电容，3.3V 那路是 10uF 级别。

反馈电阻的取值不是随便凑的，它由芯片的基准电压决定，这颗芯片的 Vfb 是 0.6V。公式很朴素：Vout = 0.6 × (1 + R上/R下)。100k 配 100k 正好 1.2V，10k 配 2.2k 是 3.327V，和图纸标注对得上。写方案的时候把这个公式和常用电阻对做成一张表，比反复按计算器靠谱：

# buck_feedback.py # 用途：按 Vfb=0.6V 反算反馈电阻，或校验已有取值对应的输出电压 # 注意：实际选型还要考虑电阻精度（建议 1%）和静态电流，别只看算出来的数 VFB = 0.6 def vout(r_top, r_bot): """给定上下分压电阻（单位 kΩ），返回理论输出电压""" return VFB * (1 + r_top / r_bot) def pick_rbot(r_top, target): """给定上电阻和目标电压，反算下电阻""" return r_top / (target / VFB - 1) # 校验原理图中的两组取值 print(f"100k / 100k -> {vout(100, 100):.3f} V") # 1.200 V print(f"10k / 2.2k -> {vout(10, 2.2):.3f} V") # 3.327 V # 反算：想用 22.1k 上电阻做到 3.3V，下电阻该取多少 print(f"上 22.1k 目标 3.3V -> 下电阻 {pick_rbot(22.1, 3.3):.2f} kΩ")

参数说明就三条：r_top是接 Vout 的那颗，r_bot是接地的那个，target是你想要的电压。跑一遍能立刻发现「手里只有 22.1k 和 100k，能不能凑出 3.3V」这类现实问题。实际布板时还有个隐含约束：下电阻不能太大，否则反馈脚的漏电流会带来误差；也不能太小，否则白白耗电。工程上一般落在几 k 到几十 k 之间。

电感选 10uH 是配合芯片开关频率和输出电流档位来的，换成 4.7uH 会提高瞬态响应但纹波变大，换成 22uH 纹波小了但体积和直流电阻上去。这类选择没有绝对答案，看你这块板是给便携设备还是给固定设备用。1.2V 那路输出挂了 100uF 大电容，说明设计者判断这路负载有较大的瞬态电流需求，主芯片核心电流跳变时靠这颗电容兜底。

4.3 USB 供电入口与防反灌

电源入口是 J1，一个 USB/B 座，只取 5V 和地，D+ / D- 悬空。进来之后分两路走：一路经 D2（B5819WS 肖特基）给5VHDMI_5V，一路经 D3 给5V_USB相关网络。两颗二极管的方向都是朝板内，作用就是原文标注的那句——防止电流反灌。具体场景是：板子通过 HDMI 口从源设备取到了 5V，同时 USB 口也插着，如果没有隔离，两个 5V 会互相灌，轻则供电异常，重则把源设备的 HDMI 5V 输出烧掉。

肖特基的正向压降大约 0.3V 左右，意味着 5V 进来之后实际到降压芯片只剩 4.7V 上下。这个压降在算占空比的时候要带上，选降压芯片的最低输入电压时要留够余量，否则电池快没电或者 USB 线材压降大的时候会掉出稳压区。图纸上还挂了一颗 LED（D1）串 R22（2k）做电源指示，这颗灯看着可有可无，实际调试时它是判断「板子到底有没有上电」最快的手段，比拿万用表量半天高效。

5. 打样回来点不亮：五个最容易翻车的排查点

原理图看起来再工整，板子回来第一次上电还是经常不亮。下面这五条是这个方案里出现频率最高的翻车点，按「现象 → 原因 → 解决」写，遇到了直接对号入座。

5.1 供电与上电时序类问题

现象一：插上 USB，电源指示灯不亮，测 5V 输入有电压。原因通常是防反灌二极管方向焊反，或者 USB 座的封装和实际物料引脚定义对不上（同一型号有正插反插两种）。解决方式是先量二极管两端压降，正常应该是正向 0.3V 左右，反了就是开路；再核对座子封装的 1 脚位置和实物丝印是否一致。这类问题在打样阶段特别常见，因为座子的封装库经常是从别处搬过来的，没人核对过。

现象二：灯亮，但 1.2V 那路输出电压只有零点几伏，芯片发烫。多半是反馈电阻焊错位或者阻值拿错，导致芯片以为输出不够、一直加大占空比。先断电量 R23 和 R20 的实际阻值，再上电量反馈脚电压，正常应该稳定在 0.6V。如果反馈脚电压明显偏离 0.6V 而输出又不上去，检查电感是不是虚焊——10uH 的电感焊盘比较大，回流不充分时特别容易出现「看着焊上了实际没通」的情况。

现象三：能出图，但工作十几分钟后黑屏，重新插拔又好了。这是典型的散热或者纹波问题。先摸主芯片和两颗降压芯片的温度，烫手就是散热不够，检查 ePAD 有没有打足够多的过孔到地平面。温度正常就查纹波，用示波器看 1.2V 和 3.3V 上的交流分量，超过规格就往 PLL 供电那几个脚上找——那几个脚的去耦如果和数字域共用一条细走线，热机之后参数漂移，PLL 锁不住就黑屏。

5.2 链路与信号完整性类问题

现象四：源设备能识别到显示器（系统里能看到第二块屏），但画面花屏或者闪。先看四对差分线上的耦合电容有没有漏焊，DP 那八颗 0.1uF 少一颗就可能导致某一对链路训练失败，表现就是花屏。再检查 HDMI 侧的 ESD 阵列，结电容选大了会直接把眼图压塌，这种情况在低分辨率下正常、高分辨率下花屏，很有辨识度。排除器件问题之后就是走线问题，差分对内不等长、参考平面被割裂，都会在高速率下暴露出来。

现象五：插上 HDMI 源，等了半天没反应，DDC 读不到 EDID。先量 HPD 有没有被拉高。HPD 没拉高，源设备根本不会发起 DDC 读，看起来就像「什么都没发生」。HPD 拉高了还读不到，量 SCL/SDA 上有没有 3.3V 上拉，R16/R17 两颗 47k 是接到 5V 还是接错了地方；再量 ESD 器件有没有把线钳住。还有一种隐蔽情况：EDID 数据烧录的时候校验和算错，源设备读到非法 EDID 会主动放弃握手，这时候示波器上能看到完整的读时序但就是没后续动作，得把数据抓出来重算校验。

5.3 配置与识别类问题

现象六：所有供电和链路都正常，就是不进工作模式，UART 也没输出。重点查 21~31 这一段。RESET_N的 RC 网络如果电容焊成了大容量（比如错拿 1uF 当 0.1uF），复位释放时间会拖到几百毫秒甚至更长，芯片一直不启动；CFG_SCL/CFG_SDA上的上拉如果漏了，配置读不进来，芯片会停在一个默认状态。还有一种情况是TEST_EN被误拉高，芯片进了测试模式，这时候所有正常功能都不工作，但电流看着完全正常，最容易被忽略。上电前先量一遍这几个脚的电平，比事后猜快得多。

6. 从原理图到能点亮：验收清单与答辩讲法

这份方案交出去之前，我一般会按一张固定清单走一遍，不管时间多紧。清单不长，但每一条都对应过一次真实的翻车。

答辩的时候，评委最常问的不是「用了什么芯片」，而是「你怎么证明它稳定」。这个问题如果只回答「我测过，能出图」，分数基本封顶在中档。有效的答法是拿出上面这张表，指着某一行说：这一项我一开始没过，原因是某某，后来改了什么，复测通过。有失败、有定位、有改进，才像做过项目的样子。

还有个技巧：讲原理图的时候别从第 1 页开始按顺序念，那样听众三分钟就困了。挑一条完整链路讲透——比如「HDMI 源怎么被发现」这条线，从座子的 18 脚 5V 进来，经分压产生 SRC_DET，主芯片拉高 HPD，源设备读 EDID，谈判成功开始出 TMDS。这一条讲完，输入侧的设计逻辑就全带出来了，比平铺直叙强得多。输出侧同理，讲「板子怎么告诉上游我准备好了」，把 HPD 分压、AUX 握手、链路训练串起来。

至于交付物，除了原理图本身，我建议再附一页「关键网络清单」，把 20 来个必须重点关注的网络（三路电源、四对差分、三根检测线、复位、配置总线）列出来，标上预期电平和测量点位置。这一页在调试阶段的价值远超它占的篇幅，别人接手你的板子，照着这一页量一遍，八成问题能自己定位。

最后说个自己的教训。早几年做第一版转接板，我把所有精力放在差分线等长上，电源部分直接照抄参考图，连反馈电阻的阻值都没核对。板子回来 3.3V 那路输出是 5V，接上屏的瞬间屏就废了，查了两小时才发现是分压电阻拿错了一个数量级。从那以后我每次投板前都强制走一遍「电源电压实算」：把每一路的分压电阻代进公式算一遍，跟标称值对，对不上就不投。这个习惯后来救过我不止一次，也希望能帮到你。

本文还有配套的精品资源，点击获取