企业官网建设流程全解析

简介：高楼电梯自动控制系统课程设计文档，面向数字逻辑、计算机与信息类专业的课程设计学生及初次接触 EDA 设计的自学者，帮助其完成 1-9 层电梯控制系统的方案设计与实验验收。文档围绕乘客目标楼层与电梯当前楼层的数值比较展开，给出 74LS85 四位比较器、74LS192 十进制可逆计数器、七段译码驱动器与共阴极数码管、十进制至二进制编码器等主要器件的选型与接线思路，并按输入编码转换、数值比较、可逆计数三个模块说明电机正转上升、反转下降、停机开门以及门外的升降指示与呼叫开关如何实现，同时附有真值表、引脚功能说明和简化逻辑图。压缩包内含 1 个 doc 文件，约 719KB，篇幅紧凑，便于打印后对照实验台逐模块搭建与调试。目前已有 1307 人学习，可作为撰写设计报告、复现电路与准备验收答辩时的参考底稿。

1. 别急着画逻辑图：1-9 层电梯最先要定的是"谁说了算"

高楼电梯自动控制系统这套 1-9 层电梯的数字逻辑方案，很多人第一次做都会栽在同一个地方：把 74LS85 和 74LS192 直接连起来，仿真波形看着挺像那么回事，一上实验箱就出问题——在 5 楼按 3 楼，电梯确实往下走，可到了 3 楼不停，一路冲到 1 楼撞限位。芯片没坏，接线也没错，问题出在"目标楼层 A 和当前楼层 B 谁先被锁存、谁在运行途中被改写"这件事从头到尾没人管。这套方案要解决的正是这个：用纯组合逻辑加时序逻辑，把 A、B 两个 4 位 BCD 数的比较结果，稳定地翻译成三相电机的正转、反转、停机三种状态，外加楼层显示和门外升降指示。它适合正在做数字逻辑课程设计、需要一份能接线、能仿真、能答辩的完整方案的人。

2. 需求拆解与器件选型：把五条验收要求翻译成可连接的电平

课程设计给的要求就那么五条，但每一条落到电路上都不一样：有的是一条组合逻辑通路，有的要求系统记住状态，还有的其实是在考验你怎么处理边界。先把这五条逐条翻译成"信号从哪来、经过什么、最后驱动什么"，后面的选型和接线才有依据。

2.1 五条要求逐条落到信号与端口

第 (1) 条"往返于 1-9 层"，决定了计数范围是 1 到 9，不是 0 到 9。这意味着 B 数的合法值域是 0001 到 1001，上电初值要预置成 0001，而且计数到 9 之后必须靠进位输出把再加的脉冲挡掉，否则会跳到 0，显示出一个不存在的"0 层"。第 (2) 条"乘客要去的楼层数可手动输入并显示"，对应一条从拨码开关或按键到七段数码管的纯组合通路：输入编码器 → 译码驱动器 → 数码管，中间不经过任何触发器，按下就显示。第 (3) 条"电梯运行楼层数自动显示"，这条是时序通路的输出端，B 数来自计数器，同样接到一组译码显示上，但它必须随计数脉冲实时变化。

第 (4) 条是整套系统的核心，也是唯一一条同时涉及组合与时序的要求：A>B 输出正转时序、A<B 输出反转时序、A=B 输出停机并开门。注意这里的措辞是"输出使三相电机正转的时序信号"，不是"输出一个高电平"，也就是说电机侧要的是有相位关系的多路信号，而逻辑侧给出的是方向使能。通常的做法是逻辑侧只产生 up、down、stop 三个方向信号，三相时序由后面的驱动级或 EDA 里的状态机生成。第 (5) 条最容易被忽略：各层门外要有升降指示，还要有能让电梯升降到乘客所在楼层的呼叫开关。这一条实际上把系统从"一人电梯"变成了"多请求系统"，门外按钮和轿厢内按钮是两套输入，必须合并成一个请求。

把五条要求列成一张对照表，选型和接线时对着看，比在纸上画满箭头管用：

2.2 为什么是 74LS85 加 74LS192 这套组合

选 74LS85 的理由很直接：1-9 层只需要 4 位二进制就能表示，74LS85 本身就是 4 位数值比较器，一片刚好够用，不需要级联。它的比较原理是从最高位 A3、B3 开始逐位往下比，高位一旦分出大小就直接出结果，高位相等才继续比次高位，全部相等才输出 A=B。这种"从高位到低位"的串行判决正好对应楼层数的十进制直觉——十位先定大小，个位再看细节。

单片刻使用时，级联输入端的处理是必须写进报告里的细节：IA>B 和 IA<B 接低电平，IA=B 接高电平。原因是 74LS85 内部把这三个端当作"更低位的比较结果"参与运算，如果不接成"低位相等"，芯片会认为低位已经分出胜负，输出的比较结果就永远偏向一边。这个坑在实验里非常典型，接错之后表现是无论 A、B 怎么改，三个输出灯只有一个亮。

74LS192 的选择理由则是它同时具备加计数和减计数两个独立时钟端，CPU 上升沿加一、CPD 上升沿减一，正好对应电梯上升和下降两种运动。它还带异步清零 MR 和异步预置 PL，PL 为低电平时可以把并行数据端 P0-P3 的值直接打进计数器，这个功能在"上电预置到 1 楼"和"故障复位"两个场景里都要用。相比之下，用 74LS190 之类的单时钟可逆计数器，方向要靠 U/D 电平切换，反而多一层逻辑。

2.3 显示与输入编码：别在这条支路上省器件

显示部分原文用的是"译码/驱动器 75LS48 加共阴极数码管 BS201A"。这里要说明一下，75LS48 这个型号在常见手册里查不到，实际对应的就是 74LS48 这一类 BCD-七段译码驱动器，共阴极输出、高电平有效，内部带限流。做方案时按 74LS48 的引脚和真值表来画，答辩时被问到型号，直接说明这是原文标注、按 74LS48 兼容器件实现，比含糊过去好。

74LS48 有三个控制端容易被当成"不用管"：LT 灯测试、RBI 灭零输入、BI/RBO 消隐。正常工作时 LT 接高、RBI 接高，BI/RBO 悬空或接高。LT 拉低会让七段全亮，这个特性在验收时很有用——上电先拉低 LT 看数码管有没有坏段，比逐段量通断快得多。

输入编码这一环，原文写的是"十进制至二进制普通编码器"。1-9 层共 9 个按键，要转成 8421 BCD，常见两种做法：一是用 74LS147 这类 10 线-4 线优先编码器，它的输出是低电平有效，后面要加一级反相器才能喂给 74LS85 和 74LS48；二是用二极管矩阵手工编码，每一层按键通过二极管把对应的位拉高。前者规整、便于写进报告，后者省芯片但排线乱。我一般倾向 74LS147 加 74LS04 的方案，原因很简单：优先编码器天然处理"同时按两个键"的情况，输出最高优先级的那个楼层，不会出现多位同时为高导致的非法 BCD 码。

3. 总体架构设计：三层信号流与四个模块的职责划分

分模块设计再合并，是这类课设最稳妥的路子，但"分"的时候要有边界意识——按功能分，不按器件分。按器件分的结果是每个芯片一个小模块，最后连线的时候发现模块之间全是交叉信号，改一处牵动全局。

3.1 三条信号流：编码流、判决流、执行流

整套系统可以看成三条并行的流。第一条是编码流，从楼层选择开关出发，经过编码器得到 4 位 BCD 的 A 数，一路送去比较器，一路送去译码显示。第二条是判决流，A 数和 B 数进 74LS85，出来三个输出，经过简单门电路编成 lamp1、lamp2、lamp3 三个指示灯，同时产生 up、down、stop 三个方向使能。第三条是执行流，方向使能去控制 74LS192 的 CPU 或 CPD 哪个端接入时钟脉冲，计数器输出 B 数回到比较器，形成闭环。

这个闭环是整套设计的骨架：A 不变，B 一步步逼近 A，比较结果随之改变，直到 A=B 时方向使能撤掉，时钟进不来，计数器停住。理解了这个闭环，"为什么电梯会自己停"就不需要额外解释，它是比较器输出反馈回去的自然结果，不是靠某个"到位检测"信号强停的。

三条流画成框图时，模块边界建议这样切：

• 输入编码模块：楼层选择开关、74LS147、反相器，输出 A 数 4 位
• 比较判决模块：74LS85、lamp 驱动门电路，输入 A 数和 B 数，输出三个状态灯和三个方向使能
• 计数执行模块：74LS192、时钟选择门、复位与预置电路，输出 B 数
• 显示模块：两片 74LS48 加两只 BS201A，分别显示 A 和 B；门外指示灯的驱动也归到这里

四个模块之间只有 4 位 A 数、4 位 B 数、3 个方向信号、1 个时钟这几组连线，接口清爽，改任何一个模块都不影响别的。

3.2 时钟、复位与请求锁存：补上"一人电梯"的缺口

原文在结尾处自我检讨了一句很关键的话：电梯没有设置数据寄存系统，也就完全是一人电梯了。这句话点出了纯组合方案的真实短板——A 数直接来自开关，运行途中手一碰开关，目标楼层就变了，电梯会立刻改向。产品里不可能这样，课设里虽然能过验收，但答辩时被追问"两个人同时按不同楼层怎么办"就会卡住。

补这个缺口不需要推翻架构，加一片 74LS273 之类的 8 位锁存器就够：楼层选择开关的输出先进锁存器，锁存器的时钟用"确认键"或"启动键"的上升沿，按下确认才把 A 数锁进去。锁存之后开关怎么动都不影响运行，直到下一次确认。这一改，"请求"这个概念就从"当前开关状态"变成了"已登记的目标"，多请求排队也就有了落脚点——用一片锁存器存轿厢请求，另一片存门外呼叫，比较器的 A 端做成"当前最高优先级请求"的选择输出。

时钟源原文没写，通常的做法是用 555 接成多谐振荡器，频率取 1 到 5 Hz。频率太高，数码管跳得看不清，验收老师没法确认 B 数是一位一位变化的；频率太低，从 1 楼到 9 楼要等半分钟，演示节奏拖沓。1 到 2 Hz 是比较好用的区间。555 的输出不能直接当 CPU 和 CPD 的时钟，因为 74LS192 要求时钟边沿干净，中间要过一级施密特整形，比如 74LS14。

复位设计要分两种。上电复位负责把 B 数预置成 0001、把锁存器清空，用 RC 加施密特或者专用的复位芯片都行。手动复位负责演示时把人拉回初始状态，接到 74LS192 的 MR 上。注意 MR 是高电平有效、异步的，按下瞬间计数器立刻清零，不依赖时钟，这一点和 PL 的低电平有效正好相反，两个端并排放在一起很容易接反。

4. 关键模块实现：比较、计数与显示的具体接法

到了接线和仿真这一层，细节密度陡然上升。下面按模块给出可照抄的接法和一段能在 EDA 里直接跑的核心逻辑模型，前者用于实验箱实现，后者用于仿真验证和写报告时的波形截图。

4.1 楼层比较：74LS85 的级联输入与三灯编码

74LS85 的接线要点：A3-A0 接目标楼层 A 数（来自锁存器输出），B3-B0 接当前楼层 B 数（来自 74LS192 的 Q3-Q0），IA>B 接 GND，IA<B 接 GND，IA=B 接 VCC。三个输出 OA>B、OA<B、OA=B 分别对应 lamp1、lamp3、lamp2。

三灯的编码原文给得很明确：上升时 lamp1=1、lamp2=0、lamp3=0；下降时 lamp1=0、lamp2=0、lamp3=1；停止时 lamp1=0、lamp2=1、lamp3=0。这三个输出直接就是比较器的三个输出端，不需要额外译码，这也是选 74LS85 而不是用门电路搭比较器的实惠之处。门外各层的升降指示，则要把"方向"和"当前楼层"两个信息合起来：某层的上升指示灯亮，条件是方向为上升且电梯还没到达该层，也就是 A>B 且当前楼层小于该层。这个条件用与门实现，每层一组，9 层就是 9 组与门，可以用 74LS08 拼。

方向使能要加互锁：up 和 down 不能同时有效。虽然比较器本身保证了三个输出互斥，但后面接驱动级时，如果布线引入毛刺，两个方向同时导通会烧驱动管。稳妥的做法是 up 通路上串一个 down 的常闭触点（用与非门实现），反之亦然。这个细节在报告里写一句"方向互锁防止直通"，答辩时是加分项。

4.2 可逆计数：74LS192 四个控制端的接法

74LS192 的四个控制端是这套电路的执行核心，接错任何一个都动不了。

MR 异步清零、高有效，正常运行时接低，手动复位按钮按下时接高。注意它是异步的，不受时钟约束，按下即清，所以不能拿它做"到站清零"——到站要停但不能清，停了 B 数还得保持显示当前楼层。

PL 异步预置、低有效。上电时接一个 RC 延时电路，让它在通电瞬间保持低电平约几十毫秒，把 P3-P0 上设好的 0001 打进计数器，之后恢复高电平。这样电梯一上电就"站"在 1 楼，不用手动初始化。

CPU 加计数时钟、上升沿有效，接"上升时允许通过"的时钟门；CPD 减计数时钟、上升沿有效，接"下降时允许通过"的时钟门。两个时钟门的实现方式：把 555 的输出分别和 up、down 相与，再送进对应端。关键在于未选中的那个时钟端必须保持稳定的低电平，不能悬空，也不能让它跟着另一个端一起跳——74LS192 内部对两个时钟端都有边沿检测，悬空端拾到的干扰脉冲会被当成有效边沿，表现出来就是电梯一边上升一边"退一格"，看着像在抖。

TCU 和 TCD 是进位、借位输出，低有效。1-9 层这个场景里，TCU 要用来做上限保护：当计数到 9 时，如果再来的加脉冲不挡住，下一拍就变成 0。做法是把 TCU 和 up 相与后去封锁 CPU 的通路，或者直接把 TCU 反相后串进 up 的使能链路。下限同理，用 TCD 挡住减计数，防止从 1 减到 0。

核心逻辑写成 Verilog 模型，放到 EDA 里跑仿真，波形可以直接贴进报告：

// 电梯核心：方向判决 + 1~9 层可逆计数，对应 74LS85 + 74LS192 的组合行为 module elevator_core ( input wire clk, // 计数脉冲，1~2Hz，来自 555 整形后 input wire rst, // 高有效复位，对应 74LS192 的 MR input wire load, // 低有效预置，上电时把楼层置为 1 input wire [3:0] floor_req, // A 数：目标楼层 1~9（8421 BCD） output reg [3:0] floor_cur, // B 数：当前楼层 output wire up, // 正转使能，对应 lamp1 output wire down, // 反转使能，对应 lamp3 output wire stop // 停机开门，对应 lamp2 ); // 比较判决：等价于 74LS85 在同一时钟域内的组合输出 assign up = (floor_req > floor_cur); assign down = (floor_req < floor_cur); assign stop = (floor_req == floor_cur); always @(posedge clk or posedge rst) begin if (rst) begin floor_cur <= 4'd1; // 复位回到 1 楼 end else if (!load) begin floor_cur <= 4'd1; // 预置：上电站在 1 楼 end else if (up && floor_cur < 4'd9) begin floor_cur <= floor_cur + 4'd1; // 上升，9 层封顶 end else if (down && floor_cur > 4'd1) begin floor_cur <= floor_cur - 4'd1; // 下降，1 层封底 end // up 与 down 同时无效时保持，等价于时钟被门电路挡住 end endmodule

这段模型的作用不是替代硬件，而是把"比较—计数—再比较"的闭环行为先验证一遍。floor_req 给 7、floor_cur 从 1 开始，波形上应该看到 up 一直为高、floor_cur 每个时钟加一、到 7 时 up 落、stop 起，之后保持不变。如果仿真里 floor_cur 越过 7 还在加，说明比较用的是上一拍的旧值，检查 assign 和 always 的时序关系。硬件实现里对应的现象是电梯冲过目标层，原因同样是比较器的 A 端取样点选错了位置。

4.3 显示通路：74LS48 与共阴极数码管

两片 74LS48 分别驱动 A 数和 B 数的数码管。A 数的输入来自锁存器输出，B 数的输入来自 74LS192 的 Q3-Q0，都是 4 位 8421 BCD，直接对接，不需要再转换。

每片 74LS48 到数码管之间要串限流电阻，共阴极数码管的公共端接地。限流电阻取值一般 330Ω 到 470Ω，太小段电流超标、数码管发热，太大亮度不够、验收时在教室灯光下看不清。BS201A 这类共阴管每段额定电流在 10mA 量级，按 5V 供电、段压降 2V 算，330Ω 对应约 9mA，比较合适。

LT、RBI、BI/RBO 三个端：LT 接高（或接一个测试按钮，按下拉低做全段测试），RBI 接高，BI/RBO 悬空。如果要做"高位零消隐"，把 A 数的高位那片的 RBI 接低、RBO 接到下一片的 RBI，但这套系统只有一位数字，用不上，接高即可。这里有个小陷阱：BI/RBO 是双向端，既做输入也做输出，如果误接低电平，整片数码管全灭，现象和"数码管坏了"一模一样，排查时先量这个脚。

4.4 从三灯到三相：方向信号怎么驱动电机侧

课设阶段电机通常是小功率三相异步电机或者用三个指示灯模拟三相。逻辑侧给出的是 up、down、stop 三个单端信号，电机侧要的是有相位关系的三路时序，中间这一层必须做隔离和放大。

常见做法是三个方向信号先去驱动三极管或光耦，再由光耦去推继电器或小功率 MOS，最后由继电器触点按正转、反转两种相序接电机。正转时按 U-V-W 顺序接通，反转时交换任意两相，比如 U-W-V。相序切换必须在停机状态下进行，也就是 stop 有效、电机断电之后再切继电器，否则带载切换会产生电弧，触点很快就烧黑。逻辑上保证这一点的方法是把 stop 信号串进继电器的使能回路，同时用一个延时电路保证"断电后延时 100ms 再切相序"。

如果只是在实验箱上用 LED 模拟三相，那就简单得多：用 up 和 down 去选通两组不同的 LED 组合，正转时三个灯按 U-V-W 顺序依次点亮，反转时按 U-W-V。这组时序可以用 74LS194 移位寄存器产生，也可以用 EDA 里的状态机生成，后者在仿真时更直观，波形一拉就能看出相序对不对。

5. 避坑与排查：这套电路最容易翻车的五个点

下面五条都是我在类似题目上真实踩过或者见别人踩过的，按"现象—原因—解决"写，照着顺序查能省掉大半天。

5.1 上电类故障：电梯不知道自己站在几楼

现象：通电后 B 数码管显示 0，按 5 楼，电梯不动，三个灯全灭或者乱亮。

原因：74LS192 上电初态是随机的，PL 预置电路没起作用，或者 RC 延时太短，计数器还没稳定预置完，RC 就已经放到高电平了。另一个可能是 PL 的电平逻辑搞反了，把低有效接成了常高。

解决：先量 PL 脚在上电瞬间有没有一个低脉冲，宽度至少几十毫秒。RC 取 10kΩ 加 10μF，时间常数 100ms，配合施密特整形送进 PL。确认 B 数稳定显示 1 之后再往下查比较器。这一步做完，很多"电梯不动"的问题会自动消失。

5.2 计数类故障：冲过头、来回抖、原地跳

现象：电梯从 1 楼去 5 楼，到 5 楼不停，一直冲到 9 楼撞上限；或者每走一格就退回来一格，数码管数字来回跳。

原因一，比较器的取样点接在了计数器输出经过长线之后的位置，引线电容导致比较结果滞后一拍，电梯总是"晚一步"发现到站。原因二，未选中的时钟端悬空，拾到干扰脉冲被当成有效边沿。原因三，555 输出没整形，边沿带振铃，一个脉冲被数成两个。

解决：比较器的 B 端尽量靠近 74LS192 的输出脚取，线越短越好；未用的时钟端用 1kΩ 下拉到地，不要悬空；555 输出过一级 74LS14 整形，示波器上看边沿是否干净。这三条做完，"来回抖"基本能消掉，剩下的冲过头再查 TCU 保护有没有接上。

5.3 比较类故障：三个灯永远只有一个亮

现象：不管 A、B 怎么改，lamp1、lamp2、lamp3 里始终只有一个亮，或者三个全亮。

原因：74LS85 的级联输入没处理。IA>B、IA<B、IA=B 悬空时，芯片内部把它们当成随机电平，比较结果被低位比较结果覆盖，输出就固定在某个状态。三个全亮则多半是输出端直接并到了一起，或者 lamp 的驱动门用的是同或门接错。

解决：单片刻使用时，IA>B 和 IA<B 接 GND，IA=B 接 VCC，这三个脚一个都不能省。接好后用万用表逐档验证：A=3、B=5，量 OA<B 是否为高，其余为低；A=5、B=3 反过来；A=5、B=5 时 OA=B 为高。三档都对，再往下接。

5.4 显示类故障：数码管缺段、全灭、显示乱码

现象：A 数显示正常，B 数缺一段；或者按下楼层后数码管全灭；或者显示的不是数字而是几个乱笔画。

原因：缺段通常是那一段的限流电阻虚焊或者段线接错；全灭先量 BI/RBO 有没有被误接低电平，再量共阴管的公共端有没有接地；乱码则是输入的 4 位不是合法 BCD，比如编码器输出没加反相，低有效当成了高有效。

解决：先拉低 LT 做全段测试，八段全亮说明数码管和限流电阻没问题，故障在前级译码或输入；某段不亮就盯那一段的线和电阻。输入侧用万用表量 4 位 BCD 码，按 3 楼时应该是 0011，如果量出来是 1100，就是反相器漏了。

5.5 逻辑类故障：两个人同时按，电梯听谁的

现象：A 数开关还插在电路上，运行途中手碰一下开关，电梯立刻改向；或者轿厢和门外同时有请求，系统只认其中一个。

原因：A 数没有锁存，直接来自开关，属于"当前状态"而不是"已登记请求"。原文提到的"没有数据寄存系统，完全是一人电梯"说的就是这个。

解决：加一片 74LS273，开关输出先进锁存器，确认键的上升沿作为锁存时钟，比较器只读锁存器输出。多请求的处理稍复杂，简单版本可以先做"后按覆盖先按"，答辩时说明"完整的多请求排队需要增加优先编码和请求队列"，比硬说支持多人要诚实，也更像做过工程的人说的话。

6. 验收与答辩：一份能撑住追问的演示脚本

验收现场最怕的不是电路有毛病，而是自己说不清电路为什么这么接。我一般会提前写一份三分钟的演示脚本，按顺序走一遍，每一步都对应一条验收要求，老师问什么都能落回脚本里。

脚本大致是这样：上电，指着 B 数码管说"系统预置在 1 楼，这是第 (1) 条 1-9 层往返的初始状态"；拨到 5 楼，指着 A 数码管说"目标楼层手动输入并显示，对应第 (2) 条"；按启动，让电梯一格一格往上走，指着 B 数码管说"运行楼层自动显示，第 (3) 条"；走到 5 楼停住，指 lamp2"停止并开门"；再拨到 2 楼，走一遍下降，指 lamp3 和 lamp1。全程不超过三分钟，五条要求全覆盖。

被追问时最常出现的三个问题和应答方向：

最后说一个习惯。第一次做这类课设，我图省事把比较器的级联端空着，仿真波形看着没问题，一上实验箱三个灯就固定亮一个，查了整整一个下午才发现是 IA=B 没接高。从那以后我每次画完原理图，都会拿一张纸把每个芯片的"必须处理的输入脚"单独列一遍——悬空会出事的、要接固定电平的、要上拉下拉的，一个一个打勾，全部勾完才动手接线。这个笨办法后来在好几门课设里救过我。希望帮到你。

这套方案的原理图、接线表、Verilog 仿真模型和演示脚本我都整理在一起了，需要拿去改一改就能用的，可以按文末的方式获取。

本文还有配套的精品资源，点击获取