企业官网建设流程全解析

此篇开始设计STM32F103C8T6的部分，这部分是需要重新设计，没有直接参考的图，所以要查看STM32F10xx硬件开发应用笔记.pdf

上面文档已经总结的很清楚，一个MCU最主要的工作调节：

1，时钟

2，复位

3，启动模式

4，调试接口

5，供电

当然也有说最小系统的三个主要问题，时钟复位电源，因为CPU首先是内核开始工作，才会到外设调试接口这些，只要CPU开始跑，就可以使用其他手段定位故障，但是要先保证CPU跑起来，时钟复位电源是完全由硬件负责的，因为调试接口可以软件屏蔽，启动模式很多单片机也可以软件修改，使用先保证时钟复位电源设计满足要求，这个文档就是讲STM32F10xx硬件开发的。

1，供电

该芯片要求2.0~3.6V的操作电压(VDD)，并采用嵌入式的调压器提供内部1.8V的数字电源。当主电源VDD关闭时，实时时钟(RTC)和备用寄存器可以从VBAT供电。

注意： VDDA和VSSA必须分别连到VDD和VSS。（原文：Note: VDDA and VSSA must be connected, respectively, to VDD and VSS.）

注意这个直接翻译不知道什么意思，一般来说就是环路不交叉，或者独立供电的意思吧，不能和其他的VDD走一路过去。

还有图中可以看出，PLL的供电和ADC是一起的，还有BKP registers = Backup registers，即"备份寄存器"，是 STM32 等微控制器中的一组特殊寄存器，专门用来在主电源掉电时保存数据。但是要保证VBAT的电源和打开备份时钟（RCC_BDCR = RCC Backup Domain Control Register，即"备份域控制寄存器"，是复位和时钟控制器（RCC）里的一个寄存器，专门用来管理备份域（备份寄存器和 RTC）的时钟选择与复位）不掉才能保存数据。

2.1.1 ADC 独立供电与参考电压

ADC 有一路独立电源，可单独滤波，也能在 PCB 上单独屏蔽噪声：

• ADC 供电输入走单独的 VDDA 引脚
• 独立电源地连接，即 VSSA 引脚

封装支持时，VREF– 必须接到 VSSA。

100 脚和 144 脚封装

低压输入时想提高精度，可在 VREF+ 上外接独立参考电压。VREF+ 电压范围 2.4 V 到 VDDA。

64 脚及以下封装

无 VREF+ 和 VREF– 引脚，内部直连 ADC 供电（VDDA）和地（VSSA）。

2.1.2 电池备份

VDD 掉电时要保住备份寄存器的内容，VBAT 引脚可以接一路备用电压，电池或其他来源都行。

VBAT 引脚同时给 RTC 供电，VDD 掉电时 RTC 还能跑。切到 VBAT 由复位模块里的掉电复位（PDR）电路控制。

如果应用里不用外接电池，强烈建议把 VBAT 在外部接到 VDD。

2.1.3 稳压器

稳压器复位后一直使能。随应用模式分三种工作方式：

• Run 模式，稳压器给 1.8 V 域（内核、存储器、数字外设）满功率供电
• Stop 模式，稳压器给 1.8 V 域低功耗供电，寄存器和 SRAM 内容保持
• Standby 模式，稳压器关闭。寄存器和 SRAM 内容丢失，Standby 电路和备份域除外

2.2 供电方案

电路由稳定电源 VDD 供电。

• VDD 引脚要接外部去耦电容：每个 VDD 引脚一颗 100 nF 陶瓷电容，另加一颗钽电容或陶瓷电容（最小 4.7 µF，典型 10 µF）
• VBAT 引脚可接外部电池（1.8 V < VBAT < 3.6 V）。不用外接电池时，建议该引脚接 VDD，配一颗 100 nF 外部陶瓷去耦电容
• VDDA 引脚要接两颗外部去耦电容（100 nF 陶瓷 + 1 µF 钽或陶瓷）
• VREF+ 引脚可接 VDDA 外部电源。VREF+ 上另加独立外部参考电压时，该引脚要接 100 nF 和 1 µF 电容。任何情况下 VREF+ 都要保持在 2.4 V 到 VDDA 之间
• 模拟噪声还能再滤一层：VDDA 经磁珠接 VDD；VREF+ 经电阻（典型 47 Ω）接 VDDA

注意：

用 ADC 时，VDD 范围限制在 2.4 到 3.6 V。不用 ADC 时，VDD 范围 2.0 到 3.6 V。

1，可选。VREF+ 上接独立外部参考电压时，两颗电容（100 nF 和 1 µF）必须接。

2，VREF+ 接 VDDA 或接 VREF。

3，N 是 VDD 和 VSS 输入的数量。

篇幅问题后面继续