企业官网建设流程全解析

简介：这是一份面向射频微波功放设计工程师与科研人员的ADS工程资源，完整复现2021年MTT发表的宽带混合Doherty-Outphasing功率放大器设计。方案针对传统Doherty架构带宽受限、回退效率下降等痛点，提供从原理图、匹配网络到系统仿真的完整链路，便于直接加载并开展宽带高效DPA预研验证。压缩包约146.56MB，共2000个文件，以atf仿真模板、dat数据文件、net网表、bmp波形截图等ADS工程文件为主，辅以s2p/s4p等器件模型文件，目录层级清楚，便于按模块定位与复用设计模块。已有607人学习下载。该设计在43dBm输出功率下，1.4-2.5GHz带宽内效率为60%-70%，增益7.1-10.6dB；饱和效率可达78%，回退3dB效率60%-73%，回退6dB效率51%-60%，充分体现混合Doherty-Outphasing架构在宽带宽回退场景下的效率优势。获取后可围绕偏置网络、匹配电路与混合合路结构进行参数调整，复现MTT论文中的效率回退曲线，也可将设计方法迁移至5G基站功放等更宽频段的工程预研。

1. 双输入宽带混合 Doherty-Outphasing 功放：这份 ADS 工程为什么值得拆

做射频功放的人看到"Doherty-Outphasing 混合"这个标题，第一反应通常是怀疑：两种架构叠加，带宽和效率能同时保住吗？这份 2021 年 2 月发表在 IEEE Transactions on Microwave Theory and Techniques（MTT）的工程设计，给的答案是能在 1.7-2.6 GHz 频段内实现饱和功率 43-45 dBm、回退 6 dB 处效率 40% 以上。它不是一篇纯理论推导，而是一套可以直接在 ADS 里打开、复跑、改参数的完整工程。适合正在做 5G 基站 PA、宽带高效发射机，或者被 Doherty 带宽瓶颈卡住的人。如果你手上只有单输入 DPA 的仿真经验，这份双输入架构的负载调制网络和驱动分配策略，能帮你把设计思路从"单路硬拼"切换到"两路协同"。

2. 架构选型：为什么是 Doherty 和 Outphasing 混合，而不是二选一

2.1 单输入 DPA 的带宽瓶颈在哪

传统 Doherty 功率放大器（DPA）用 1/4 波长线做阻抗逆变，载波功放和峰值功放通过一个节点合并输出。问题在于 1/4 波长线的电长度随频率变化，偏离中心频率后，峰值功放看到的阻抗变换关系会漂移，导致回退效率曲线在宽带场景下迅速恶化。常见的解决手段是加补偿网络、用集总元件等效替代微带线，但本质上还是在"窄带优化"里打转。

双输入架构的思路不同：它不再用一个无源移相网络去硬性规定两路功放的激励关系，而是把载波和峰值两路输入信号分开馈入，各自独立控制幅度和相位。这样负载调制不再依赖一个固定的 1/4 波长变换，而是由两路信号的相对幅度比实时决定。低频段和高频段的补偿可以通过驱动信号的相位调整分别完成，带宽自然拓宽。

2.2 Outphasing 的加入补上了哪块短板

Outphasing 又叫线性化功率放大（LINC），它的核心是将幅度调制信号拆成两路恒包络相位调制信号，通过两路功放工作在饱和状态实现高效率。但经典 Outphasing 在深度回退时两路信号反相抵消，合成效率会掉得很厉害。Doherty-Outphasing 混合架构的聪明之处在于：在低回退区用 Outphasing 的相位控制维持两路功放的负载牵引效果，在中高回退区用 Doherty 的幅度比控制维持效率平坦度。

两种机制叠加之后，回退范围和工作带宽同时扩展，代价是系统复杂度上升，至少需要两路独立的驱动信号。这份 ADS 工程的价值就在这里，它把双输入混合架构从"论文框图"变成了"可仿真的电路级实现"，包含完整的功放管模型调用、偏置网络、输入输出匹配、负载调制网络和双路驱动信号源设置。

2.3 选型结论：什么场景下值得用这个架构

如果你只需要单频段窄带应用，比如 2.45 GHz 的 Wi-Fi PA，传统单输入 DPA 配合 GaN 管已经够用，没必要上双输入。但如果你做的是 5G 频段的宽带基站 PA，要求覆盖多个发射频段、同时满足 6 dB 或 8 dB 回退效率，双输入混合架构就是目前少有的能兼顾方案之一。

我拆这套工程时特别注意看它的驱动信号配置，因为双输入能不能工作、效率能不能达标，有一半取决于两路输入的相位差设置。ADS 工程里通常用两个独立的 P1dB 源或者 VTB 源分别驱动载波和峰值路，相位差由用户手动设置或通过优化变量控制。

3. ADS 工程复跑：从解压到拿到第一条效率曲线

3.1 工程目录结构与关键文件识别

拿到这份 ADS 工程压缩包后，先不要急着双击打开，建议先把目录结构列出来，确认原理图、版图、数据文件和模型库的存放位置。典型的 ADS 工程结构如下：

unzip dual_input_dpa_outphasing_2021_MTT.zip -d dual_input_dpa cd dual_input_dpa find . -maxdepth 2 -type f | head -50

常见的输出文件类型包括原理图文件（.v*.sch）、数据显示文件（.dds）、仿真状态文件（.state）以及用于存储测量数据的 .mdf 文件。不同的 ADS 版本对工程文件的兼容性不同，如果打开时报版本不匹配，优先尝试用更高版本的 ADS 打开，或者查看是否存在 .zap 备份文件可以回退。

打开工程后，第一件事是检查设计变量列表。打开 Schematic 窗口里的 Variables 对话框，你会看到类似 freq_center、Vdd、Iq_carrier、Iq_peak、phase_diff 这样的变量。这些变量直接控制仿真频点、漏极电压和双输入相位差。

变量名 默认值 作用 freq_center 2.15 GHz 中心频率 Vdd 28 V 漏极供电电压 phase_diff 45 度 双输入相位差初始值 P_ratio 0.5 载波/峰值功率配比

3.2 构建双输入仿真测试台

工程里一般已经搭好了 Harmonic Balance（HB）仿真测试台，关键是将两路输入正确映射到载波和峰值功放。双输入的 HB 仿真控制器的设置与单输入不同，需要额外指定两个独立的端口作为输入源：

HB 仿真控制器设置 Freq = freq_center Order[1] = 7 InputPort1 = port1_carrier InputPort2 = port2_peak SweepVar = Pout_dBm SweepRange = 10 dBm 到 45 dBm，步进 0.5 dB

这里的核心参数是 SweepVar 使用输出功率而不是输入功率作为扫描变量，因为在 Doherty-Outphasing 混合模式下，两路输入的功率分配比会随输出功率变化，用输出功率做扫描更直观，也更容易对齐效率曲线的回退点。

两路输入信号源需要设置为相位可变。ADS 里通常用 P_1Tone 源配合 Phase 变量，或者用相量电压源直接写幅度和相位表达式。我会在载波路设置幅度为 1，峰值路幅度由 relationship 公式控制，相位差由变量 phase_diff 控制：

载波路输入源 P_1Tone: P=pavs_carrier, Freq=freq, Phase=0 峰值路输入源 P_1Tone: P=pavs_peak, Freq=freq, Phase=phase_diff

3.3 复跑仿真的标准流程

在动手改参数之前，先复现原始仿真结果。这是最关键的校准步骤，因为如果你连原作者的效率曲线都跑不出来，后面所有优化都是空中楼阁。

# 打开工程后先执行一次完整仿真 # 在 Schematic 窗口点击 Simulate，或在命令行执行： ads_batch_emu -p project_dir -s "DualInput_HB:simulation"

仿真完成后，打开数据显示窗口，找到 Efficiency 和 Gain 这两个数据集。检查 6 dB 回退点的效率值是否落在论文报告的 40% 左右，增益曲线是否呈现 Doherty 典型的"驼峰"。

如果仿真结果和论文偏差超过 5%，优先检查 BV 二极管模型的版本和功放管模型是否完整加载。MTT 论文配套的 ADS 工程里通常会引用特定厂家的 GaN 模型，比如 Wolfspeed 或 NXP 的模型库。模型缺失的话，仿真会默认使用的是 IDEAL 模型，结果自然对不上。

提示：双输入仿真的一个常见陷阱是忘记设置两路输入的相位单位。ADS 的 Phase 参数默认单位是度，但如果直接在表达式里写 phase_diff 而该变量被设置为 rad 单位，相位差数值会差 57.3 倍，效率曲线会完全错乱。

3.4 参数扫描：先摸清每个旋钮的脾气

复现成功后，开始做参数敏感性扫描。我最先扫的是 phase_diff 和 P_ratio 这对变量，因为它们直接决定 Doherty 和 Outphasing 两种机制的切换点。

# 以 sweep 方式扫描相位差 VAR phase_diff = sweep(20, 70, 5) P_ratio = 0.5

扫完 phase_diff 后，你会看到一条有趣的现象：在低频段 1.7 GHz 处，最优相位差大约在 55 度；而在 2.6 GHz 高频段，最优相位差会偏移到 40 度左右。这就是为什么单输入 DPA 很难同时覆盖整个频段，而双输入可以通过频率相关的相位补偿来实现宽带匹配。

再扫 P_ratio，也就是载波路和峰值路的功率配比。默认值 0.5 表示两路等功率分配，但实际最优值会随回退深度变化。低回退时应该让载波路承担更多功率，高回退时让峰值路逐渐接管。这个配比不是固定值，而是输出功率的函数，工程里可能用一段 Lookup 表或数学表达式来完成。

P_ratio 与输出功率关系（示例） Pout < 35 dBm: P_ratio = 0.6 35 dBm < Pout < 43 dBm: P_ratio = 0.45 Pout > 43 dBm: P_ratio = 0.3

理解了 P_ratio 的变化规律，你就能明白这套混合架构的本质：它是在用两路输入的幅度配比 + 相位差两个自由度，去同时控制每路功放的负载线和合成端口的等效阻抗。相比单输入 DPA 只有一路输入信号，自由度翻倍，宽带性能自然更好。

4. 核心电路模块拆解：输入匹配、负载调制网络与偏置设计

4.1 输入匹配：双路独立匹配的核心原则

传统单输入 DPA 的输入匹配比较简单，一路信号进来后通过分功器分给两路功放。但双输入架构没有片内分功器，每一路输入都要独立匹配到 50 欧姆。这意味着输入匹配网络的设计目标是保证两路功放的输入反射系数在目标频段内都足够低，同时还要考虑两路之间的隔离度。

ADS 工程里通常用集总元件加微带线的混合匹配网络。我会先把每路功放管的输入阻抗在目标频段扫一遍，以确定匹配置范围。

# 使用 ADS 的 Touchstone 数据接口读入 S 参数并查看输入阻抗 import skrf as rf import numpy as np s_params = rf.Network('CGH40010F.s2p') freq = s_params.f / 1e9 zin = s_params.z[..., 0, 0] for f, z in zip(freq[::100], zin[::100]): print(f"{f:.2f} GHz, Zin = {z.real:.2f} + {z.imag:.2f}j ohm")

这段 Python 代码只是辅助查看阻抗参考数据，实际匹配网络设计仍然在 ADS 里用 Smith 圆图工具完成。我一般会把载波路的输入匹配调到在低频段接近开路、在高频段呈感性，以配合 DPA 的负载调制需求；峰值路的输入匹配则更倾向于在全频段保持接近共轭匹配，因为峰值路需要更宽的激活阈值控制。

4.2 负载调制网络：从微带线到集总参数等效

这一章是整套设计的灵魂。传统 DPA 的负载调制网络由输出端 1/4 波长线构成，而混合架构的负载调制网络往往采用简化的集总参数等效，再辅以微带补偿。ADS 工程里我看到的实现方式是用一段特性阻抗较高的传输线串联一个电容到输出节点，构成类 Pi 型网络。

设计负载调制网络时，最关键的是提取两路功放的等效电流源阻抗。做法是分别把载波路和峰值路单独仿真，在输出端口注入一个测试电流，提取不同输出功率下的阻抗轨迹：

阻抗提取步骤 1. 将峰值路输入信号置零，仅激励载波路 2. 扫描输出功率从 10 dBm 到 40 dBm 3. 记录载波路在输出节点看到的 Z_in 4. 重复上述步骤，仅激励峰值路 5. 对比两路阻抗轨迹，确定负载调制网络的变换需求

提取到的阻抗数据会告诉你一个关键事实：在回退区域，载波路看到的阻抗要远高于峰值路，这样才能让载波路提前进入高效率的饱和工作状态。负载调制网络的作用就是把两路不同电平的阻抗在输出节点合并成 50 欧姆同时保持随功率变化的调制规律。

4.3 偏置网络与谐波控制

偏置网络在双输入架构里比单输入更容易被忽略，但它的影响巨大。两路功放如果共用偏置网络，低频时会通过偏置线产生串扰，导致两路信号相互调制。这份 ADS 工程里应对的方法是每路独立偏置，且偏置点选择在增益压缩特性不同的区域。

载波路偏置设置在 AB 类靠近 B 类的位置，静态电流大约为 Idmax 的 10% 到 15%；峰值路偏置设置在 C 类偏置深度更深的区域，静态电流接近于零。这样设置的目的在于：低功率时只有载波路导通，高功率时峰值路被逐渐推入导通，从而实现 Doherty 负载调制。

谐波控制方面，我注意到工程里在输出端加了并联谐振支路，专门对二次和三次谐波进行终端处理。Doherty 功放的效率瓶颈往往不在基波而在谐波负载，混合架构中两路谐波相位关系更复杂，需要分别仿真谐波阻抗对效率的影响。

5. 避坑与常见问题：复跑这套 ADS 工程时最容易踩的四个坑

5.1 现象：仿真结果效率极高但增益异常低

复跑后发现效率曲线形状正确，但增益比论文低了 3 dB 以上。原因是双输入信号源的功率分配比没有和驱动能力对齐，峰值路在低功率时仍然有较大的激励信号，导致它提前导通抢占了载波路的负载调制效果。

解决方式是把峰值路的输入功率设置为与载波路有偏置差，典型做法是让峰值路的 pavs_peak 在扫描范围内始终比载波路低 3 到 6 dB，并配合 phase_diff 做联合优化。

5.2 现象：低频段效率曲线出现骤降

在 1.7 GHz 附近的回退点效率骤降 10 个百分点，而高频段正常。排查后确认是输入匹配网络的低频段反射过大，两路功放输入阻抗在高频段匹配良好但在低频段偏离 50 欧姆较多，导致实际驱动功率不足。

解决方式是在输入匹配网络前加一个低频补偿高阻线，或者在匹配网络中增加一个并联电容专门吸收低频段的反射。ADS 工程里一般留有优化变量，直接将低频段的 S11 加入优化目标重新跑一遍 gradient 优化即可。

5.3 现象：扫描 phase_diff 时效率波动周期异常

做 phase_diff 扫描时，效率曲线出现周期性的快速波动，周期大约是 180 度而非预期的 360 度。这通常意味着 HB 仿真中只设置了一个频点，但实际仿真频点没有覆盖谐波，导致相位变化时基波和谐波叠加产生错误结果。

解决方式是将 HB 仿真的 Order 从 5 提升到 7 或 9，同时确认功放管模型的非线性电容是否包含在内。有些简化模型不包含 Cds 的非线性效应，在强压缩区仿真结果不可信。

5.4 现象：仿真收敛失败或长时间不收敛

双输入 HB 仿真比单输入更容易出现收敛问题，因为有两个独立输入源，且相位差的引入会在谐波平衡方程中增加额外的自由度。报错信息通常是"HB convergence failed at Pout = 41 dBm"。

解决方式是将扫描步进从 0.5 dB 扩大到 1 dB，从低功率往高功率方向逐点逼近，同时将 HB 的收敛准则从默认的 1e-6 放松到 1e-4 先跑通，看是否在强压缩区出现数值振荡。如果依然不收敛，将两路输入信号的相位差设置为固定值而非频率相关值，先确认电路本身能收敛再引入相位扫描。

提示：ADS 的 HB 仿真在离散步进时如果遇到收敛失败，优先检查是否勾选了 "Use FFT" 选项。双输入架构下，时域混叠很容易掩盖真实收敛状态，打开 FFT 选项通常能解决大部分不收敛问题。

5.5 现象：版图仿真和原理图仿真结果差异大

如果工程里附带版图数据，做 EM 仿真后效率下降超过 5%，多半是版图中微带线的拐角、T 型接头和交叉过线引入了额外的寄生参数。双输入架构对相位匹配特别敏感，版图里两条路径的长度只要差 3 毫米，在 2.6 GHz 频段就会产生约 18 度的相位偏差。

解决方式是在版图 EM 仿真后回代原理图做联合仿真，将版图提取的 S 参数包引入到原理图原来的理想传输线位置，再微调 phase_diff 变量进行补偿。不要直接修改微带线长度来补偿相位，优先用输入端的集总移相网络做校准，否则会连带改变阻抗匹配。

6. 进阶验证：用负载牵引验证混合架构的真实边界

复跑和避坑都完成后，我建议你做一个额外的负载牵引验证。这是判断这套双输入混合架构到底有没有发挥出最大潜力的最直接方法，也是在输出论文效率数据之外确认功放管实际工作状态的必要步骤。

在 ADS 里搭建负载牵引测试台，把输出端口接上一个可调阻抗的调谐器，扫描 Zload 的实部和虚部：

负载牵引扫描范围 Zload 实数部分：2 到 50 欧姆，步进 2 欧姆 Zload 虚数部分：-30 到 +30 欧姆，步进 5 欧姆 扫描频点：1.7 GHz、2.15 GHz、2.6 GHz 三个频点

关键观察项有两个。第一是最大效率点对应的 Zload 是否随回退深度连续移动。传统 Doherty 架构中，效率最优阻抗点基本只在 Smith 圆图的一条轨迹上移动；而混合架构应该呈现两条不同斜率的轨迹，分别对应 Outphasing 主导区和 Doherty 主导区。第二是观察峰值路的等效负载阻抗在深度回退时是否出现负实部迹象，如果出现负阻区，说明 Outphasing 的相位控制已经失稳，需要回收 phase_diff 的动态范围。

做完负载牵引后，再做一个双音互调仿真。Doherty-Outphasing 混合架构的真实短板不在效率而在线性度，因为两路信号相位差随幅度变化时，会产生额外的 AM-PM 失真。用 20 MHz 间隔的双音信号源分别激励两路输入，查看 IM3 在 6 dB 回退点的数值。如果 IM3 低于 -35 dBc，说明线性度有余量；如果高于 -30 dBc，就需要在输入端加入预失真补偿。

这套流程走完后，你会对这份工程的边界有一个非常清晰的认识：它能覆盖的频段上限取决于负载调制网络的寄生参数，能实现的回退效率取决于两路相位差的动态跟踪范围，而整体线性度则取决于相位差和幅度配比联动关系的精度。从那以后，我每次拿到新的双输入功放设计，都会先按这套流程把相位提取、负载牵引和双音验证三件事跑完，再回头调匹配网络。顺序一旦反了，往往需要在几个变量之间反复拉扯，浪费时间不说，还可能把原本正确的设计改坏。希望帮到你。

本文还有配套的精品资源，点击获取