企业官网建设流程全解析

7.5 Refresh operation

7.5.1 Refresh command

刷新命令在时钟上升沿以CS高电平、CA[2：0]低电平、CA[5：3]高电平、CA6低电平启动。在时钟下降沿CA6为低的情况下，启动per bank的刷新。在时钟下降沿CA6为高的情况下，启动all bank刷新。

在时钟的下降沿对在CA0、CA1和CA2上传输的bank地址执行per bank刷新命令(REFpb)。bank地址BA0在CA0上传输，bank地址BA1在CA1上传输，bank地址BA2在CA2上传输。对于4bank/4BG和16bank模式，bank地址BA3在CA3上被额外地“无关”地传送，然后同时对2个bank执行per bank刷新。

例如，4Bank/4BG模式或16Bank模式可以以任何顺序向16个bank发出per-bank刷新命令(REFpb)。例如，可以按以下顺序发出REFpb命令：(1，9)-(5，13)-(0，8)-(2，10)-(6，14)-(7，15)-(3，11)-(4，12)。在使用per-bank刷新命令刷新了16个bank之后，控制器可以以相同的顺序或不同的顺序发送另一组per-bank刷新命令。例如，REFpb命令以与先前顺序不同的以下顺序发出：(7，15)-(3，11)-(2，10)-(4，12)-(6，14)-(0，8)，则向同一bank发送per-bank刷新命令是非法的。8个REFpb命令的计数从同步事件后的第一个REFpb命令开始。

通过将bank计数重置为零，在控制器和SDRAM之间同步bank计数。同步可以在发出Reset_n或每次退出自刷新时进行。REFAB命令还将控制器和SDRAM之间的计数器同步到零。SDRAM设备可以置于自刷新状态，或者可以随时发出REFAB命令，而无需使用per-bank刷新命令在所有bank中循环。在bank计数同步到零之后，控制器可以按上一段中所述的任何顺序发出per-bank的刷新命令。

当存储体计数器不为零时发出的REFAB命令会将存储体计数器重置为零，并且DRAM将按照行计数器的指示对all bank执行刷新。如果在REFAB命令之后发出另一个刷新命令(REFAB或REFpb)，则它使用行计数器的递增的值。表230对于4bank/4BG模式或16bank模式，

表231示出了bank和刷新计数器递增行为两者的实例。

bank必须处于空闲状态才能刷新。控制器必须跟踪由per-bank刷新命令刷新的bank(或在BG模式和16bank模式的情况下为bank对)。

在满足以下条件之前，不得向设备发出REFpb命令：

■在先前的Refab命令之后，已满足tRFCab。

■在先前的REFpb命令之后，已经满足了tpbR2pbR。

■在先前向该bank发出预充电命令之后，tRP已被满足。

■在先前的激活命令之后tRRD已被满足(如果适用，例如，在激活与REFpb命令影响的存储体不同的bank中的行之后)。

目标bank或bank对在每个bank刷新周期时间(tRFCpb)期间不可访问，然而，器件内未被刷新的其他bank是可访问的，并且可以在该周期期间被寻址。在REFpb操作期间，可以将任何非刷新bank保持在活动状态，或者通过读或写命令来访问。当每个bank的刷新周期已经完成时，受影响的bank或bank对将处于空闲状态。

发出REFpb后，必须满足以下条件：

■在发出Refab命令之前，必须满足tRFCpb。

■在向相同的bank或bank对发出激活命令之前，必须满足tRFCpb。

■在向不同的非刷新bank发出激活命令之前，必须满足tpbr2act。

■在发出另一个REFpb命令之前，必须满足tpbR2pbR。

所有bank刷新命令(REFab)向所有bank发出刷新命令。当发出REFab时，所有bank必须空闲(例如，通过在发出所有bank刷新命令之前发出预充电-全部命令)。REFab还将控制器和SDRAM之间的bank计数同步到零。在满足以下条件之前，不得向设备发出REFab命令：

■在执行先前的Refab命令后，tRFCab已满足。

■在执行先前的REFpb命令后，已满足tRFCpb。

■在先前的预充电命令之后，tRP已被满足。

当所有bank刷新周期完成时，所有存储体都将空闲。发出Refab：

■在发出激活命令之前必须满足tRFCab延迟。

■在发出Refab或REFpb命令之前，必须满足tRFCab延迟。

通常，需要在每个tREFI间隔定期向LPDDR5 SDRAM发出刷新命令。为了提高调度和在任务之间切换的效率，在绝对刷新间隔中提供了一定的灵活性。在LPDDR5 SDRAM的操作期间，最多可以推迟8个刷新命令，这意味着在任何时间点都不允许推迟总共8个刷新命令，而引入或推迟的REF命令的最大数量取决于刷新率。表234对此进行了说明。

如果连续推迟8个刷新命令，则周围的刷新命令之间的最大间隔限制为9 x trefi。最多可以提前发出8个额外的刷新命令(“pulled in”)，每个命令减少一个以后需要的常规刷新命令的数量。请注意，提前引入8个以上的刷新命令不会进一步减少稍后所需的常规刷新命令的数量，从而导致两个周围的刷新命令之间的最大间隔被限制为9 x trefi。在任何给定时间，最多可以在2 x tREFI内发出16个REF命令。可以进入自刷新模式，最多延迟8个刷新命令。在一个或多个刷新命令被推迟的情况下退出自刷新模式后，附加刷新命令可能被推迟到延迟刷新命令总数(自刷新之前和之后)不超过8个的程度。在自刷新模式期间，推迟或引入的REF命令的数目不变。

我们称之为额外刷新的刷新命令在一个burst中发出的次数超过了“最大pulled in或延迟刷新次数”和/或“替换延迟/拉入刷新”是可以接受的，并且它照常工作，但是额外的刷新命令不被算作刷新命令中的延迟/拉入。

7.5.2 Refresh Requirement

在SRX命令和SRE命令之间，至少需要一个额外的刷新命令。在DRAM自刷新退出命令之后，除了在tREFI间隔的正常刷新命令之外，LPDDR5 DRAM在自刷新进入命令之前至少需要一个额外的刷新命令。

7.5.3 Optimized Refresh

支持优化刷新是LPDDR5规范中的可选功能。由MR0 OP[3]设置的LPDDR5 SDRAM=1B，支持优化刷新，并且LPDDR5 SDRAM控制器可以管理由MR25 OP[7]启用和禁用的优化刷新模式。

使用自刷新模式可能会在注册自刷新退出时错过内部定时刷新事件。在退出自刷新时，在进入后续的自刷新之前，要求至少发出一个刷新命令(对于4bank/4BG模式为1个all bank或16个per bank，或者对于8bank模式为8个per bank)。但是，如果内存控制器能够支持图139中所示的优化刷新时序，则可以将此刷新作为优化方式进行管理。DRAM还可以使用自己的刷新定时器处理内部自刷新。

退出自刷新模式后，LPDDR5 SDRAM冻结并存储刷新计时器值。当DRAM进入自刷新模式时，它应从保存的值恢复刷新定时器，并将其增加到下一个值，以便只有当刷新定时器在自刷新模式下到期时，LPDDR5才能运行ABR。如果内存控制器可以管理超出自刷新时间段的tRE FI的时间轨迹(T1和T4)，则完全由内存控制器决定何时发出刷新命令(对于BG和16Bank模式，为1个all bank或8个per bank)。通过存储器控制器跟踪，刷新命令满足tREFI条件，被包括在tREFI间隔所需的常规刷新命令的计数中，并修改推迟或引入的刷新命令。

控制器和SDRAM之间同步的bank计数在每次退出自刷新时重置为零。因此，在用于优化刷新操作的刷新命令中不包括不完整的自刷新条目之前的每个bank刷新的集合。建议完成一组per bank的刷新命令(8个per bank的刷新命令)，以实现高效的优化刷新操作。

7.5.4 Self Refresh Operation

自刷新命令可用于将数据保留在LPDDR5 SDRAM中；SDRAM无需外部刷新命令即可保留数据。该设备具有内置定时器，以适应自刷新操作。

自刷新通过自刷新entry命令进入，定义为在时钟上升沿设置CS高、CA[2：0]低、CA3高、CA4低、CA5高和CA6高，并且在时钟下降沿设置CS无关、CA[4：0]有效(有效，即为逻辑电平、高或低)、CA5低和CA6低。

如果在CA6在时钟下降沿为高电平时发出自刷新命令，则自刷新命令以断电状态启动。仅当读数据突发完成时才允许自刷新命令，换句话说，读后同步完成且SDRAM处于空闲状态。

在自刷新模式期间，需要外部时钟输入，并且SDRAM的所有输入引脚都被激活，并且其模式寄存器和NT ODT的设置保持CA ODT状态。SDRAM可以接受以下命令：PDE、DSM、MRR、CAS、DES、SRX、MPC、RFF、WFF、RDC、MRW，除了PASR设置(MR23 OP[7：0])和优化刷新模式(MR25 OP[7])除外。

LPDDR5 SDRAM可以在标准或高温范围内以自刷新模式运行。

当工作温度在低温时更低，在高温下更高时，SDRAM还将管理自刷新功耗。

为实现正确的自刷新操作，电源引脚(VDD1、VDD2H、VDD2L和VDDQ)必须处于有效电平。但是，在满足tESPD后，在断电的自刷新过程中，VDDQ可能会被关闭(有关tESPD，请参见图144)。

在关闭电源后退出自刷新功能之前，要求VDDQ在指定的限制内。SDRAM保持在自刷新模式所需的最短时间为tSRmin。注册自刷新退出后，在满足tXSR之前，只允许MRR、CAS(WS_FS)、CAS(WS_WR)、CAS(WS_RD)、CAS(WS_OFF)、WFF、RFF、RDC、DES、MPC、除PaSR设置(MR23 OP[7：0])和优化刷新模式(MR25 OP[7])之外的MRW。

使用自刷新模式可能会在注册自刷新退出时错过内部定时刷新事件。在退出自刷新时，在进入后续的自刷新之前，要求至少发出一个刷新命令(对于4bank/4BG模式为1个all bank或16个per-bank，或者对于8bank模式为8个每个bank)。该刷新命令不包括在TREFI间隔所需的常规刷新命令的计数中，并且不在刷新计数中修改延迟或取消；刷新命令确实计入2×TREFI内所允许的最大刷新。

7.5.4.1 Power Down Entry and Exit during Self refresh

在SDRAM的自刷新模式期间，允许进入/退出掉电模式。自刷新进入/退出和掉电进入/退出之间的相关时序参数如图144所示。当CS切换为高电平(VIHPD)时，掉电状态将异步退出。7.5.7中定义了与掉电相关的交流参数。在更改时钟频率或停止时钟或关闭VDDQ之前，需要完成在PDE之前发出的命令的操作。

如果在CA6在时钟下降沿为高电平时发出自刷新命令，则自刷新命令以断电状态启动。

7.5.4.2 Command input Timing after Power Down Exit during Self Refresh

自刷新模式期间关机退出后的命令输入时序如图146所示。

7.5.4.3 Self Refresh AC Timing Table

7.5.4.4 MRR, MRW, RFF, WFF, RDC, MPC Command during tXSR

可在tXSR期间发出模式寄存器读取(MRR)、模式寄存器写入(MRW)、写入FIFO(WFF)、读取FIFO(RFF)、读取DQ校准(RDC)和多用途命令(MPC)。

7.5.5 Partial Array Self Refresh (PASR)

7.5.5.1 PASR Segment Masking

LPDDR5 SDRAM采用以8bank为基础的刷新方案。LPDDR5 SDRAM 8个基础BANK中，每个存储组内的片段可独立配置是否执行自刷新操作。一个8位模式寄存器单元可通过MRW命令访问，用于配置最多8个片段各自的片段mask状态。片段mask位分配请参见模式寄存器23（表107）。

片段对应的mask位控制该片段内全部存储器的刷新操作。当通过MRW将片段设为mask状态时，会阻止对整个片段执行刷新操作，在自刷新模式下无法保证该片段的数据保存。若要启用该片段的刷新操作，需要将对应的mask位配置为“unmasked”。

7.5.6 Partial Array Refresh Control (PARC)