企业官网建设流程全解析

做开关电源这些年，要说哪个环节最磨人，我八成会投EMC测试一票。尤其是PSR（Primary Side Regulation，原边反馈）开关电源，看起来省了光耦和次级431，BOM成本漂亮，但一旦进了屏蔽室开始扫辐射，你就知道什么叫"省下来的元件，全变成了玄学"。我自己在几个小功率适配器、充电器项目里反复试错、也翻过车，慢慢总结出一套针对PSR拓扑的EMC设计技巧，今天就把这些实战经验拆开讲：从噪声源定位、变压器绕组处理、PCB布局到具体整改参数怎么定，一条一条说清楚。

先说清楚一个大前提：我聊的PSR电源，主要覆盖5W到30W这个区间的充电器、适配器和板载辅助电源，拓扑基本都是单端反激，工作在DCM或者QR模式。这类电源的EMC问题高度集中，而且套路非常固定，只要你掌握了"源-路径-接收器"这套分析思路，绝大多数超标问题都能在打样阶段解决，不太需要到实验室里熬夜。

1. 搞清楚PSR电源的噪声源头，比什么都重要

1.1 PSR省掉了光耦，代价是原副边的解耦变难了

传统副边反馈方案里，光耦和TL431跨接在初、次级之间，传递的是几十kHz的低频误差信号，对高频噪声来说它其实是一根不太起眼的"串扰桥梁"，但PSR直接把这条路径取消了，乍一听好像EMC更好。实际用起来才发现，问题没那么简单：原边反馈要依靠辅助绕组在开关管关断期间采样输出电压，芯片必须在振铃还没完全衰减的时候就去取那个平台电压，这逼着PSR芯片把采样窗口做得非常准，同时对dv/dt的敏感度也极高。

这意味着什么？主开关管的开关边沿一旦太陡，噪声不仅往外辐射，还会直接灌进芯片的采样引脚，造成输出电压抖动、甚至误动作。我见过一个案例，某6W PSR充电器，把吸收电路的电容加大一点，输出纹波反而变大了，查了半天才发现是漏极振铃串进了辅助绕组采样链路。所以PSR的EMC设计，不只是"过标准测试"，还直接影响系统稳定性。这两件事得一起解决。

1.2 反激拓扑里三个高频噪声源

无论PSR还是副边反馈，反激变换器的高频噪声本质都来源于周期性开关动作，但具体到PSR有三个需要重点关注的地方。

第一个是主开关管漏极。MOS管在关断瞬间，变压器漏感会和Coss、线路寄生电容谐振，产生一个几十MHz到上百MHz的振铃，幅值可以达到几百伏。这个振铃叠加在方波电压上，通过变压器绕组间电容、散热器、PCB走线往空间辐射，是辐射超标的大头。

第二个是次级整流二极管。虽然PSR输出侧的整流管通常是肖特基，反向恢复相对温柔，但它的结电容同样会和次级绕组的漏感谐振。尤其在CCM模式下电流换向时，次级二极管的电压尖峰会有很宽的频谱，在输出线缆上形成共模电流。

第三个是输入回路的脉动电流。PSR是硬开关反激，输入电流是一串窄脉冲，上升沿越陡，频谱越宽。这个脉冲电流流经输入电解电容的ESL和PCB走线形成环路，环路面积越大，差模辐射和传导骚扰就越严重。

这三个源，对应三种完全不同的抑制手段，千万别用一招去解所有问题。

1.3 高频噪声的主要传播路径

EMC整改之所以让人头大，是因为噪声不会走你设计好的"正规线路"，它专挑寄生路径走。在PSR电源里，最典型的有三根路径：

第一根路径是从开关管漏极，通过MOS管与散热器之间的寄生电容，耦合到散热器和大地，再延伸到输入输电线。这根路径在30-100MHz特别活跃。

第二根路径是从变压器原边绕组，通过层间电容直接耦合到次级绕组，再顺着输出线缆跑出去。这个频率往往更高，100MHz以上很常见。

第三根路径是PCB走线之间的串扰，比如漏极走线和辅助绕组采样走线在相邻层平行走，噪声直接耦合进控制电路，让芯片内部产生额外的高频电流，最后从芯片地脚泄放。

我在做EMC预测试时，第一步永远是拿近场探头在板上扫一圈，把这三个路径的实际辐射强度摸一遍，而不是上来就加Y电容、换磁珠。方向错了，改十版板子都白搭。

2. 一次6W PSR充电器的辐射超标，完整定位与化解过程

2.1 测试现场的频谱怎么读

拿一个某项目6W PSR充电器举例，5V/1.2A，外壳很紧凑，用的是某公司三合一芯片，内置650V MOS。第一次进实验室做辐射预扫描，30MHz-300MHz垂直极化方向超标明显，尤其是60MHz附近，比准峰值限值线高出约8dB，水平极化勉强压线。

拿到这个结果不用慌，先看超标峰的形态。如果是梳状谱、多个谐波间隔相等，说明是某个周期性基频的谐波，通常和开关频率有关，比如100kHz的开关频率逐次谐波到60MHz已经衰减得差不多了，实际驱动源往往是某个MHz级的振铃。如果是一个宽包络峰，多半是共模电流经线缆谐振导致的。我那次看到的60MHz附近是一个比较尖的窄带峰，间隔大约2.7MHz，很像变压器初、次级间某段分布参数谐振。

2.2 用近场探头和电流探头定位

预扫描之后，回到工程师桌，打开频谱分析仪配近场探头，在板上定位。我习惯先用5mm直径的磁场探头，从开关管漏极开始，沿着输出二极管、变压器磁芯、输入线、输出线一路扫。

当时的结果很典型：漏极走线上方有很强的磁场信号，变压器磁芯表面中等强度，次级整流管附近在高频段也有明显响应。为了区分是原边电路辐射还是次级共模电流，我用电流探头夹在输出线缆上，发现60MHz处也有读数。这就说明噪声不只是板上辐射，它还耦合到了输出线缆上，形成天线辐射。

为了进一步判断耦合路径，我做了一个非常经典的对照实验：断开次级整流管到输出线的连接，改成临时引线绕过一段，结果超标峰明显变化，说明次级输出线确实在"接收"原边的共模电流。这就能把方向聚焦到"原边噪声经过变压器层间电容到次级，再沿输出线辐射"这条路径上。

2.3 那段害人的飞线，差点把我带进沟里

中间有一次排查特别有意思，为了测量方便，我用一根约15cm的飞线把辅助绕组的接地端接到了电源输入的地上。结果频谱分析仪上整个高频段突然抬高了一大截，当时我还以为是变压器屏蔽出了问题，后来才反应过来，是这根飞线本身成了天线。这种事在实验室里太常见了。

所以后来我给自己定了一条铁律：所有拆改都要用最短的引线，最好直接在PCB上剪铜皮、刮绿油跳点，尽量避免飞线。特别是Y电容、吸收电路、驱动电阻这类对环路敏感的元件，飞线长度稍微一变，谐振频率就全变了，改出来的结论完全不靠谱。

2.4 这次测试最终靠三处改动过关

那次项目的最终对策，可以给各位做个参考：

第一，把原边功率环路的走线重排，输入电容正极到变压器初级、再到开关管D极，最后回到输入电容负极，整个回路面积缩小了差不多一半，60MHz处的底噪直接下降2-3dB。

第二，在变压器原、次级之间加了一层屏蔽绕组，铜箔一端接原边静地，实测60MHz峰值继续下降约4dB。

第三，次级整流管两端并了一个RC吸收串联支路，C取100pF，R取22Ω，把次级谐振尖峰拉平，最终余量做到了5dB以上。

这次的思路其实很简单：先找到主的耦合路径，然后用屏蔽断路径，再用吸收降源幅。顺序很重要，每做一步都要测一次，不要一口气全改完再看，否则根本不知道是哪一步起了作用。

3. 变压器设计的EMC学问：屏蔽绕组、绕组排布和磁芯接地

3.1 屏蔽绕组到底接哪一端，接错了反而更糟

变压器作为原、次级之间的唯一磁性元件，同时也是电容耦合的主要通道。原边绕组的dv/dt很高，如果和次级绕组紧贴着绕，层间分布电容会把开关噪声直接搬到次级侧。屏蔽绕组就是用来切这条路的。

但这里有个容易踩的坑：屏蔽绕组的"接地端"该接原边地还是次级地？我的经验是，大多数PSR小功率电源，屏蔽层接原边静地是最稳妥的，因为原边噪声源是被屏蔽层直接吸收回流，不会跑到次级去。如果屏蔽层悬空不接，它就是一个浮动的导体，相当于在天线上挂了一截金属，辐射反而可能更大。

屏蔽层本身也有讲究，用铜箔比较好，厚度不用很厚，0.1mm的就行，关键是覆盖宽度要盖住下面绕组的主要宽度，但两端要留出安全边距，防止和相邻绕组的爬电距离不够。有些做法用漆包线密绕一层，效果接近铜箔，但在高频段屏蔽效率差一些。铜箔的端头处理要注意不能形成短路环，通常只用一个引线引出接地端，另一端绝缘。

3.2 绕组排布顺序决定耦合电容大小

很多工程师在变压器手册上看到的绕线顺序是"初级-次级-初级"或者"次级-初级"交错绕法，这种绕法能降低漏感，但EMC角度不一定友好。层间电容和绕组间距直接相关，初次级离得越近，耦合越强。

我常用的排布策略是：最内层放初级绕组的一部分，然后铺屏蔽绕组，再绕次级绕组，最后如果需要再加一段初级绕组，让它和次级绕组保持一点距离。这样既兼顾了漏感，又不至于让初、次级大面积重叠。对于PSR这种对耦合敏感的应用，宁可漏感稍微大一点，也别让共模路径太顺畅。

如果项目要求较高的抗共模性能，比如某些对传导发射要求苛刻的场合，可以在次级绕组外面再加第二层屏蔽，接次级静地。这样原边噪声被第一层屏蔽拦截，次级侧自己的共模噪声被第二层屏蔽压住。但双屏蔽会带来绕线工艺复杂度和成本上升，小批量打样时务必让变压器厂出绕线工装图，别口头描述。

3.3 磁芯接地怎么看

磁芯接地是个经常被忽略的项目。磁芯本身是导体，如果它处在线圈产生的交变电场中，会感应出电位浮动，进而辐射。

我的习惯是：当屏蔽绕组接原边地时，磁芯也倾向于接原边地，这样磁芯电位被钳在初级静地，不会跳动。但要注意，如果磁芯表面有油漆或氧化层，接触电阻不稳定，接地效果就忽好忽坏，产线一致性很难保证。真要这么做，最好在磁芯和引脚之间用一根短引线焊接，或者靠骨架引脚压紧金属片接触，不能指望着涂了三防漆的磁芯直接跟铜箔"碰"出个地来。

有同行会问，磁芯能不能接次级地？如果你的产品对次级侧的共模有要求，比如医疗设备输出端要求低泄漏，那么磁芯接次级地也可能更合适。这个没有绝对对错，一定要用对照实验去验证。我一般会在打样时多留几个接地焊盘，把磁芯接地、屏蔽接地、Y电容接地的不同组合都测一遍，选余量最大的那个方案。

4. PCB布局里免费的整改手段：环路、摆放和走线纪律

4.1 原边大功率环路的面积控制

EMC设计里最便宜的手段就是PCB布局，因为改板一次成本往往比加一堆磁珠、电容低得多。PSR电源的原边大功率环路，指的是从输入滤波电容正极出发，经过变压器原边绕组、开关管D-S、电流采样电阻，回到输入滤波电容负极的闭合回路。这个回路里流的是脉冲电流，上升沿瞬间到几百mA甚至几A，一旦环路面积大，辐射能量就强。

我自己的做法是，输入电解电容尽量靠近变压器初级引脚和开关管漏极，形成一个紧凑的三角形布局。很多Datasheet上的参考设计图为了清晰会把元件拉开距离，照抄到实际PCB上往往吃亏。电流采样电阻的返回路径也要短，直接回到输入电容的地端，不要绕一大圈。如果空间实在紧张，可以考虑把采样电阻放在开关管源极下方，用覆铜填充，确保电流路径最短。

另外要注意，环路走线的宽度不是越宽越好，宽走线会降低电阻，但也会增大环路的寄生电容，对高频噪声的回流路径有微妙影响。我一般在1OZ铜厚情况下，将主功率走线设计在1.5mm到2mm宽，并尽量保证同一环路在相邻层有完整的地平面或短距离回流。

4.2 RC吸收、RCD吸收的位置决定效果

吸收电路的摆放位置，简直是用生命换来的校训。漏极的RC吸收支路如果从开关管漏极引出，却绕了5mm才到吸收电容，那段走线本身就构成了一个新的天线，吸收的效果会大打折扣。

正确做法是：吸收电阻和电容紧贴着开关管的漏极和源极布置。RCD吸收网络中，二极管要靠近漏极引脚放置，吸收电容放在二极管和电阻之间的节点上，整个吸收回路要短而直接。我见过有人把吸收二极管放得离漏极比较远，结果辐射不但没降，反而在吸收二极管的位置冒出一个新的谐波峰。这绝对不是玄学，是回路寄生电感在作祟。

同理，次级整流管的RC吸收也应当紧贴整流管两端。有些工程师为了省事，把RC吸收放在变压器次级引脚旁边，认为"反正都是次级回路"，实测会发现效果差很多。

4.3 采样走线的静嗓处理

PSR芯片的电压采样通常从辅助绕组取，但辅助绕组上的振铃信号非常丰富，采样走线如果离漏极或主功率回路的走线太近，会把噪声引到芯片引脚上。我一般在辅助绕组到芯片之间串一个小电阻，比如几十欧姆，再在芯片的采样引脚对地放一个几十pF的小电容，不影响采样精度的同时，能有效滤掉几百MHz的高频分量。

更重要的是地线。PSR芯片通常有独立的信号地和功率地。芯片的电源地、采样地要单独走回辅助绕组的地端，功率地则回到输入电容地端，两者在输入电容处单点相连。如果不做这个区分，开关瞬间的大di/dt会在信号地线上产生电压降，直接干扰采样精度和开关控制，那EMC自然是雪上加霜。

4.4 输入输出走线的隔离

输入线缆和输出线缆在系统里是两根天然的天线，它们如果和PCB上的高频走线发生耦合，辐射就会成倍放大。在PCB上，输入正负极走线和输出线尽量分布在板子的两侧，不要并排长距离走。非要交叉时也尽量垂直。

还有一个经验：输入端的共模电感下面不要铺连续铜皮，否则共模电感的寄生电容会短路它的滤波效果。很多工程师在画板时习惯性铺大块GND，结果把共模电感两侧的地连在一起，导致高频共模直接漏过去。必要的时候，可以在共模电感下方把地平面挖空一格，效果差得不是一点半点。

5. 硬核整改实操：RCD吸收、磁珠和抖频，参数怎么定

5.1 振铃频率反推开环参数

很多朋友拿到整改报告，第一反应是"先加电容或者先加电阻"，但加多少完全凭感觉。这里我给一个我常用的方法，基于振铃频率反推元件参数。

用示波器探头（最好是短地弹簧接地）直接量开关管漏极电压波形，在关断瞬间能看到一个衰减振铃。记录这个振铃的频率f0，比如12MHz。查MOS管数据手册得到Coss的有效值，比如68pF。那么寄生电感L可以由LC谐振公式估算：

L = 1 / [(2πf₀)² × Coss]

代入数值：f₀ = 12MHz，Coss = 68pF，算出来L大约2.6μH，这个数值量级符合一般小功率反激变压器的漏感加线路电感。然后就可以估算RC吸收支路的初始电阻：

R = √(L / Coss) ≈ √(2.6μH / 68pF) ≈ 195Ω

实际就取200Ω起步，C先取一个比Coss略小的值，比如47pF。装上去以后再观察频谱，如果振铃频率变了或者幅度降了，再微调C和R的比值。

这里要注意一个原则：RC吸收不是把振铃完全磨平，而是把振铃能量转成阻尼损耗。C越大、R越小，吸收越强，但损耗也越大，MOS管温升会明显上升。我一般会同时拿热像仪或热电偶盯着MOS管温度，让吸收力度刚好压过限值线3dB左右，再留一点量产余量就停，不做无谓的过度吸收。

5.2 有些振铃不需要赶尽杀绝

刚入行时我总想把每个振铃都消灭得干干净净，后来才明白，EMC测试只看限值，过线就是赢。漏极振铃的峰值电压只要不超过MOS管额定耐压，它那点高频分量如果已经压到限值以下，其实没必要过度压制。过度吸收带来的效率下降、温升升高、开关应力反而可能引发其他问题。

比如有一次在某12W PSR电源上，漏极振铃幅度离耐压还差80V，但频率分量让100MHz附近超了几个dB。我一开始拼命加大RC吸收，效果是有，但整机效率掉了接近1.5%，电源外壳都发烫。后来换了个思路，在漏极对地并了一个很小的C，比如10pF，微调了振铃频率，让谐波峰值恰好落到测试限值较松的频段，然后在变压器屏蔽层上加强了一下，最后以轻微改动通过了测试。有时候"挪位置"和"减幅度"一样有用。

5.3 磁珠不是越大越好

在次级二极管、输出线或IC电源引脚上串磁珠，是压制超高频段常用的手段。但选磁珠不能只看直流电阻小，或者标称阻抗大，要看指定频率下的阻抗曲线。

我习惯在100MHz频率点比较阻抗，如果目标超标频段是60MHz到120MHz，就选100MHz阻抗在100Ω到300Ω之间的磁珠，同时在几十MHz以下阻抗不要太高，免得影响电源动态响应。磁珠放的位置也有讲究：放在噪声源那一侧效果最明显，比如次级二极管引线上，其次才是输出线路径上。

有一点要提醒：磁珠的等效电容和寄生电感会和输出电容相互作用，严重时会造成输出振荡。加完磁珠一定要测瞬态响应，特别是在PD协议快充这种动态负载场景下，别为了EMC牺牲了稳定性。

5.4 抖频和扩频不是万能救心丸

现在的PSR芯片几乎都带频率抖动（Frequency Jitter）功能，芯片会以小幅度随机调制开关周期，让窄带频谱能量铺开。这把戏对QP检波和峰值检波确实有效，通常能压低几个dB的峰值谐波。

但要注意，抖频只对开关频率基波及其高次谐波这类"窄带分量"有用，对振铃这类宽带噪声几乎没有效果。经常有人把抖频打开之后发现100MHz超标峰没变化，然后骂芯片厂商骗人，其实是没分清噪声类型。此外抖频会带来开关频率的百分比变化，如果配的是音频范围内的抖动速率，电感可能会发出滋滋声。这些都要在整机试产阶段一起评估。

6. 传导发射这边怎么配合：差模共模拆分与输入滤波网络

6.1 用分离网络看噪声的来源，别只会乱加电容

传导发射测的是150kHz到30MHz，比辐射频段低得多，但整改思路同样需要先定位。LISN测到的是差模和共模的叠加，如果不去拆分，很容易出现加了一大堆电容电感还是压不下来。

有条件的话，用一台双通道频谱分析仪配合CM/DM分离网络，或者用电流探头分别评估输入L和N线上同相和反相的电流。差模噪声主要源于输入电流脉动，频率集中在低频段，表现为L/N之间反相；共模噪声主要源于高压开关节点对地的寄生电容，高频段更明显。

6.2 X电容、共模电感和Y电容的分工

输入端的滤波网络各元件分工非常明确：

差模噪声靠X电容和差模电感吸收，共模噪声靠共模电感和Y电容分流到地。一个典型的输入滤波结构是：保险丝之后放压敏电阻，然后放X电容（比如0.1μF），再放共模电感（例如10mH），第二个X电容（比如0.22μF），再进整流桥和主电容。如果传导发射低频段超标，优先加X电容或者增大差模电感；如果1MHz以上超标，重点看共模电感和Y电容的搭配。

共模电感的选型有个小坑：共模电感在低频段的阻抗并不高，很多国产型号在100kHz时只有几十欧姆，要到几MHz才发力。如果你的超标点在150kHz到300kHz，别指望共模电感能兜底，还是得先从Y电容和一级X电容下手。

6.3 Y电容的容量上限，别忘了漏电流

Y电容是连接初、次级的一道桥梁，容量越大，共模噪声回流越顺畅，EMC越好。但Y电容不能无限制加大，漏电流限制是硬约束。按IEC标准，一类设备接地漏电流通常限3.5mA，对某些医疗应用则要求更低。计算公式：

I_leak = 2πf × C_total × V_rms

比如电网50Hz、交流输入电压230V，如果总Y电容是4700pF，漏电流约0.34mA，离7mA限值还有余量；但要是有两个Y电容并联，比如初、次级各一个总容量达到0.01μF，漏电流会超过0.7mA，在一些安全规范宽松的消费类产品还能接受，但医疗或某些工业场景就会被打回。所以我在设计阶段就把总Y电容容量写在BOM评审表里，避免最后关头再去删电容导致EMC崩盘。

6.4 传导发射整改里的"地"学问

传导测试中的共模噪声，最后都要靠Y电容或共模电感回到初级地，再流回LISN。如果初级地本身不干净，或者初级地和屏蔽层之间的阻抗太高，回流路径不畅，噪声就会想办法从输出端跑出去。

我检查PCB时，会特别看输入电容地到Y电容地的这段走线，要短、要宽，并且尽量让Y电容紧挨着输入电容或共模电感的输出侧。很多传导超标其实是这段地线被拉长导致的。把Y电容引脚位置挪一下，比换电容型号更有效。

另外，PSR电源的初级地和大地的连接（比如通过外壳螺丝）也是有讲究的。如果产品外壳是金属且需要接地，初级地和大地之间应该有一个干净的单点连接，千万别让PCB上到处都是接地焊盘，那样会在内部形成地环路，传导和辐射一起恶化。

7. 量产一致性：EMC验证不能只靠工程样机

7.1 变压器来料一致性决定了你的余量

工程样机测试通过，只能代表你手里的这一台过了，不代表3000台都能过。实际生产中最不稳定的一环就是变压器。绕线松紧、屏蔽铜箔的覆盖角度、次级匝数分布、磁芯的材质批次差异，都会改变初次级间的耦合电容和漏感。耦合电容变大了，共模噪声路径就变强；漏感偏大了，漏极振铃频率又不一样。EMC余量本来是5dB，可能在量产里变成0dB，甚至直接超标。

所以在试产阶段，我会抽10-20个变压器测一下初、次级间电容和漏感，记录分布。如果离散度太大，就让变压器厂跟进绕线工艺，或者调整屏蔽绕组的匝数和排线方式。对比来料时同型号不同批次的参数，可以提前预警。

7.2 产线测试和预扫描站位也很重要

量产后的CQC、FCC或者CE抽测，通常只测合规性，不做整改。但如果产品要过某个国家入网测试，最好在产线末端就安排一台专用的近场探头加简易频谱仪，对每个电源做快速预扫描，只抓固定的几个特征频谱段。这样一旦EMC临界超标，产线能及时发现。

我自己曾经为一个8W适配器项目建立过一个很粗糙的判定标准：打开电源，近场探头固定在漏极上方5mm处，看30-200MHz内的峰值是否低于某个阈值。这一招在产线上救过很多次，虽然不如标准实验室严谨，但作为过程控制手段还是很有效的。

经验收尾

这几年的PSR电源EMC案子做下来，我的感触是：EMC不是什么玄学，它的本质就是高频电磁能量从源头产生、经由寄生路径传递、最后从结构天线辐射出去。只要你肯花时间用示波器和近场探头把源头找到，把路径切断，把幅度压到限值以下，大部分问题都能解决。真正决定项目成败的往往不是某一个神奇的电路，而是一整套设计纪律——变压器绕组怎么排、屏蔽怎么接、PCB环路怎么收、吸收元件放哪，这些细节叠加起来才是余量。

最后再分享一个小技巧：每次改板，我都会在PCB板上留一组备用的焊盘，把Y电容、RC吸收、磁珠这些可能调整的位置全部预留出来，并且标注清楚是"EMC调试位"。有了这些预留，实验室改测的时候就能快速飞线试参数，不用每次改完再花一周重做一版板子。这个习惯给我省下的时间，远比那点板子面积值钱。希望这篇文章能帮你少走点弯路。