企业官网建设流程全解析

做硬件这几年，我越来越觉得TVS二极管选型是个“看着简单、做起来翻车”的活。很多人手边备了一堆型号，真到要定方案的时候，要么翻手册对参数对到眼花，要么直接照抄老产品的物料清单。结果浪涌测试一上，板子还是被打挂。LTspice仿真TVS二极管这件事，最早我是抱着“代替示波器看个大概”的心态去用的，后来发现它的价值远不止于此——从模型导入到选型验证，再到波形细节判读，它能帮你把TVS的钳位特性、功率裕量和系统匹配度在打样之前就摸清楚。这篇文章就把我从“对着datasheet算参数”到“靠在LTspice里拉波形做决策”的完整流程写出来，覆盖TVS二极管选型验证和波形分析的全链路，适合刚开始接触LTspice的硬件工程师，也适合想把浪涌防护做得更扎实的电源设计同行参考。

1. TVS二极管的工作原理与仿真必要性

1.1 雪崩击穿与钳位机制：三个核心参数先记牢

TVS二极管本质上是一个专门工作在反向雪崩击穿区的PN结器件。正常工作时它并联在被保护回路两端，因为反向电压低于它的击穿电压，器件处于高阻态，漏电流通常在微安到毫安级别，对电路几乎没影响。一旦线路中出现浪涌过压，电压超过击穿阈值，PN结进入雪崩击穿，阻抗骤降，瞬间泄放大量电流，把两端电压硬生生“按住”在一个相对低的水平，也就是钳位电压。浪涌能量泄放完，电压回落，TVS又自动恢复到高阻态。这个过程是物理性的，响应速度能到皮秒级，这是它比压敏电阻、气体放电管快得多的根本原因。

正因为这个机制，选型时必须先盯住三个参数：反向截止电压VRWM、击穿电压VBR和钳位电压VC。VRWM决定了TVS在正常工作时会不会“误触发”，必须高于系统最高稳态工作电压，还要留出温度、纹波等裕量。VBR是进入雪崩的起始点，通常在VRWM的1.1到1.15倍左右，不同厂商会有差异。VC则是在通过额定峰值脉冲电流IPP时TVS两端能到达的最大电压，这个值必须低于后级被保护器件的绝对最大额定值，否则浪涌没把TVS打死，把后级芯片打穿了，一样是白搭。

这里有一个特别容易踩的坑：很多人只看VRWM和VC，忽略IPP和峰值脉冲功率Pppm。Pppm不是VC乘以某个随便猜的电流，而是VC在额定IPP条件下的乘积，它代表TVS吸收瞬态能量能力的上限。选小了，浪涌一来TVS自己先过热失效，短路或者开路，保护作用直接消失。

1.2 为什么选型阶段就该做仿真

我碰到过太多“选型靠估算、验证靠打样”的情况。等PCB回来了，浪涌发生器也排上队了，一测发现钳位电压超标或者TVS炸了，再回头换型号、重新画板，整个周期拖了两三周。LTspice仿真能把这个问题压缩到半小时以内。

仿真不是替代实测，而是把“不可见”变成“可见”。浪涌发生器测试你最后只能看到被测设备过没过，TVS在浪涌瞬间到底承受了多少电压、流过多少电流、功率有没有超限，这些过程用示波器抓很麻烦，尤其是一次性浪涌事件，触发了可能就没了。LTspice里这些量都是现成的：你可以在波形图上同时拉出TVS端电压、支路电流和瞬时功耗曲线，精确看到钳位动作发生在哪个时间点、电压峰值是多少、功耗包络有没有超出SOA。有了这些数据，选型验证就不是玄学，而是开口就能跟评审讲清楚的工程依据。

另外，LTspice本身免费，模型生态也好，主流TVS厂商（Bourns、Littelfuse、Nexperia、ST、Diodes Incorporated等）基本都提供官方的Spice模型，这意味着你不需要自己折腾建模，直接拿来用就行。这也是我推荐大家在选型验证阶段优先用LTspice而不是其他仿真工具的核心原因。

2. LTspice环境准备与TVS模型导入

2.1 安装与项目文件结构：搞懂那几个“多出来的文件”

LTspice在官网直接下载安装就行，操作系统的适配也做得比较到位。装完打开界面，第一眼可能觉得有点简陋，但用过几次就会发现，这个工具的底层逻辑干练得很——它把重心放在仿真引擎和波形分析上，而不是花哨的界面。

一个很容易让新人困惑的点是：保存项目后，文件夹里一下子多出好几个文件。这其实是LTspice正常的文件体系，我在这里按类别拆开讲一下：

• .asc：原理图文件，本质是明文文本，记录元件、连线、参数。
• .raw：仿真结果波形数据文件，波形图里看到的东西都存在这里。
• .log：运行日志，包含错误信息、仿真统计等。如果不收敛或有警告，先翻这个文件。
• .net：网表文件，是原理图编译后生成的Spice网表，仿真引擎实际读的是它。
• .op.raw、.tran.raw等多前缀文件：分别对应不同仿真命令的输出数据，是正常产物。

所以，当你在LTspice里保存文件后发现多了好几个文件，不用慌，那不是病毒，也不是“污染”，只是仿真工具在做本职的中间输出工作。真正需要保留和提交的是.asc，其余都算可再生的过程文件。

2.2 从厂商官网拿到正确的Spice模型

TVS的Spice模型一般有两大类。一类是标准二极管模型，形如.model SMBJ15A D(Is=1e-14 N=1.0 ...)，参数都在一行模型语句里，LTspice原生就能识别。另一类是子电路模型，形如.subckt SMBJ15A A K，内部会包含二极管、电阻、电感等若干元件，模拟封装参数和引脚寄生效应，这种子电路模型通常更贴近真实器件。

从哪里找模型？我建议优先去大厂官网。以Bourns为例，进入产品页后在“Quality & Support”或“Technical Documents”区域找Spice模型下载链接；Littelfuse的官网则直接在型号页面提供“Spice Model”下载。下载下来的文件常见后缀有.lib、.mod、.cir，这些本质都是文本文件，用记事本打开就能看到里面的.model或.subckt定义。判断能否直接用于LTspice，最粗暴的方法是看文件头部注释和语法对不对，但更可靠的办法是直接放进去试跑，看LTspice报什么错。

很多人踩过的坑是：从某个资料站下载了一个看起来完全对应的模型文件，放到LTspice里一跑，报Unknown schematic syntax。这种情况八成是因为那个模型是从Pspice或HSPICE移植过来的，可能包含LTspice不支持的语法（例如某些旧标准的POLY多项式源、特定格式的LIM限制语句等）。解决办法有两个方向：一是去原厂官网重新下载专门标注“LTspice”或“SPICE 2G/3”兼容格式的版本；二是把模型文本贴出来，逐行检查有没有不兼容的语法，手动简化成LTspice支持的表达式。实际工程中，我一般先试官网模型，不行再降级到标准二极管模型。

2.3 三种导入模型的方法与模型正确性验证

模型导入有三种常用方式，适用场景不太一样。

第一种是用.include指令引入外部模型文件。前提是模型文件已经放在项目目录或在原理图里填了完整路径。在原理图上放置一个普通二极管符号，右键修改其Value属性，填成模型文件里定义的名字（比如SMBJ15A），然后放置一个.include SMBJ15A.lib的SPICE指令即可。这种方式适合模型文件体积较大、或者要从多个型号集中选型时。

第二种是直接粘贴模型文本到SPICE指令。具体操作是在原理图编辑界面放置一个SPICE Directive，把.model或.subckt文本整体粘贴进去，然后同样把二极管符号的Value设置成模型名。这种方式的优点是不依赖外部文件路径，适合小体积模型，但模型一长就会让原理图区域很乱，建议只用于验证阶段。

第三种是用LTspice自带的符号库。按下F2打开组件库，在搜索栏输入“TVS”或“DIODE_TVS”看看有没有现成符号。即使符号库里有TVS符号，它默认也没有关联具体的Spice模型，还需要配合.include或Forward填模型名。所以这个方式本质是前两种的一种封装。

模型导入之后，先别急着搭浪涌电路，第一步是要验证模型本身是否正确。一个极其好用的办法是跑DC扫描看它的反向击穿特性。具体做法：电压源正极接TVS的阴极，负极接阳极（反向偏置），设置.dc扫描从0V到负向、比如0到-40V，步长设成0.1V，然后看流过TVS的电流曲线。曲线应该呈现明显的“拐点”——电压低时电流几乎为零，到达VBR附近电流急剧上升。对比模型库里该型号的datasheet所标的击穿电压范围，如果拐点电压对不上，那么这个模型八成是错误的，或者你用的符号和模型不是同一个东西。做完直流验证，再进瞬态仿真，心里就有底了。

3. 搭建标准浪涌测试电路：从原理图到仿真参数

3.1 浪涌波形的工程实现：1.2/50us与8/20us

做电源端口浪涌防护时，我们最常对标的是IEC 61000-4-5标准里的组合波（Combo Wave）。这个标准定义了两种核心波形：开路电压波为1.2/50us，短路电流波为8/20us。名字里的两个数字分别是“波前时间”和“半峰值时间”。举个例子，1.2/50us就是说电压从10%峰值升到90%峰值大约1.2us，而从起始到降到50%峰值大约50us。8/20us的电流波同理，前沿8us，半宽20us。

在LTspice里模拟浪涌发生器，不需要把IEC标准模型的所有内部电路都建出来，更实用的思路是“等效源建模”：把浪涌源看作一个电压源串联一个内阻。按IEC标准，组合波发生器的等效内阻是2Ω。于是浪涌源的戴维南等效模型为：输出开路时产生1.2/50us电压波形，接上低阻负载时输出近似8/20us电流波形。在原理图里，我们会设置一个带有指定波形的电压源Vsurge，它的源电压按1.2/50us的电压波形设定，串联一个2Ω电阻后接入被测电路。

具体到LTspice里面的波形实现，有两种做法。一种是分段线性源（PWL），用折线逼近波形，简单直观，适合做初步验证。另一种是用行为源（Behavioral Voltage Source）配合指数函数，精度更高，更接近真实波形。

我平时验证选型时，优先用PWL，因为它可读性好，调参也方便。举个例子，要模拟一个开路峰值100V的1.2/50us电压波，可以用如下PWL定义（时间单位秒，电压单位伏）：

PWL(0 0 1.2u 100 15u 85 50u 50 100u 25 300u 0)

这行指令的意思是：0时刻0V，1.2us上升到100V，15us时降到85V，50us时降到50V，100us时降到25V，300us回到0V。虽然是折线近似，但已经能反映浪涌的主要特征，足够用来做TVS选型验证。

3.2 完整测试电路的搭建步骤

先说清楚一个典型的差模浪涌测试回路长什么样。正常工作时电路里有一个12V的直流电源Vnorm，它给负载供电。浪涌源Vsurge配合内阻Rsrc，通过一个耦合路径（实际设备中常见电容耦合或气体放电管耦合）与直流母线叠加。为了仿真直观，我们直接用电压源串联的方式实现浪涌叠加。

在LTspice里搭建的具体步骤，我按顺序列一下：

1. 新建原理图，从组件库放置元件（快捷键F2）：

   • 电压源Vnorm，用于模拟正常工作电压12V。
   • 电压源Vsurge，用于模拟浪涌信号，在属性里设置PWL(...)表达式。
   • 电阻Rsrc，阻值2Ω，模拟浪涌发生器内阻。
   • 二极管D1，把Value改成你已经导入的TVS模型名（比如SMBJ15A）。
   • 电阻Rload，阻值比如100Ω，模拟后级等效负载。
   • 一个地节点GND。

2. 连线原则：Vnorm正极接母线节点，负极接地；Vsurge正极经过Rsrc接到母线节点，负极接地；TVS并联在母线与地之间——注意极性，TVS阴极接母线正极、阳极接地，这和直流母线方向要一致；负载电阻同样并在母线与地之间。

3. 为了便于观察波形，给关键节点设置网络标签。我通常对母线节点命名为VBUS，TVS下端命名为GND，浪涌注入点命名为VSURGE_IN。用鼠标右键点击导线后选择“Label Net”，输入名字即可。有了名字，在波形视图里添加波形时可以直接输入节点名或直接用鼠标点导线，非常方便。

4. 添加SPICE指令（快捷键S）：

   • 如果模型是外部文件，写.include SMBJ15A.lib，确认路径正确。
   • 写瞬态分析指令：.tran 0 300u 0 10n，含义是从0时刻仿真到300us，从0开始记录数据，最大步长10ns。最大步长这个参数很重要，后面细说。

5. 最后按Run按钮（跑步小人图标）。第一次跑会弹窗选择要查看的信号，可以直接选V(vbus)，点击OK之后就能看到母线电压的时域波形。

这套电路是后面所有分析的基石。你别看它简单，就是几个元件串并联，但真正跑起来，TVS的钳位动作、电流泄放路径、负载端的残压，全都清清楚楚。

3.3 仿真参数设置与第一个波形

很多人跑LTspice仿真时遇到“波形看不出东西”的问题，十有八九是仿真参数设置不合理，特别是瞬态步长。这里有一个比较关键的经验：瞬态仿真一定要设置最大步长maxstep，否则LTspice会根据误差自适应调节步长，在TVS这种强非线性器件导通的一瞬间，步长可能跳得太大，导致钳位尖峰被“吞掉”，波形看起来平滑得很，实际上细节丢光了。

我习惯的设置是：

.tran 0 300u 0 10n

这个命令里，0 300u表示从0仿真到300微秒，第二个0表示从0时刻开始保存数据（如果想跳过初始暂态可以改成比如1u），最后的10n表示最大步长10纳秒。对于1.2/50us量级的浪涌来说，10ns的时间分辨率足够了。如果仿真跑得很慢，可以先放大到50ns，但不要超过100ns，否则钳位峰值会失真。

设置完成后，跑出来的第一个V(vbus)波形应该长这样：前段是12V平线，浪涌到达后母线电压迅速被TVS钳住，出现一个窄尖峰，然后回落到接近钳位电压的电平，最后随着浪涌衰减慢慢回到12V。如果你看到的是一个高达几百伏的巨大尖峰，那不是TVS没用，而是你的TVS模型可能根本没放对，或者仿真速度太快没抓到动作过程；如果你看到波形压根没有起伏，检查一下浪涌源是不是设成了0，或者节点标签有没有放对位置。

第一个波形跑出来之后，先别急着调电路，回到开头定义的选型目标，想清楚我们在这条曲线上要看什么、能判断什么，再往下走。

4. 选型验证实操：用12V电源端口完整跑一遍

4.1 正向选型计算：先算再选还是先选再算

我见过两种选型风格：一种人上来就翻厂商选型表，凭经验挑一个看着顺眼的；另一种人手一台计算器，把每项参数先算清楚再去找型号。我的态度是两者必须结合，但计算要先一步，因为你至少得知道自己的约束边界在哪里。

用一个非常具体的例子推一推。假设我们的12V电源端口要过IEC 61000-4-5的差模浪涌测试，测试等级对应的浪涌源开路电压是100V，内阻2Ω，等效短路峰值电流就是100 / 2 = 50A。后级电源芯片的绝对最大输入电压是40V，那TVS的钳位电压VC必须保证在40V以下。

然后按步骤选：

• 第一步，确定VRWM：12V系统要考虑DC纹波和动态过冲，一般至少留20%到30%裕量，所以VRWM取15V或16V比较合理。
• 第二步，粗选候选型号。市场上15V到16V这一档的TVS很多，比如SMBJ15A（600W）、SMCJ15A（1500W）、1.5KE15CA（双向，1500W）等。
• 第三步，查候选型号的VC参数。以SMBJ15A为例，datasheet标称在额定IPP=24.6A时，最大VC=24.4V，这个值低于40V，单看钳位电压是满足的。
• 第四步，算实际电流分配。当浪涌峰值100V作用在2Ω源阻抗上时，TVS导通后两端电压约24.4V，那么流过源内阻的电流约为(100 - 24.4) / 2 ≈ 37.8A。这意味着TVS要承受接近38A的峰值电流冲击。
• 第五步，算功率需求：Pppm = VC × IPP ≈ 24.4 × 38 ≈ 927W。也就是说，TVS在这个浪涌下需要能承受大约927W的峰值脉冲功率。SMBJ15A只有600W，明显不够。这时候就要升级到SMCJ15A（1500W）或者1.5KE15CA（1500W），功率裕量大约1.6倍，才算初步通过。

这就是完整的前置计算。你看，如果直接照抄老设计里的SMBJ15A，在这个测试条件下就是硬顶，很可能浪涌还没打完，TVS先把自己交代了。

4.2 将初选TVS放入仿真验证

算到这里，是不是就能直接拍板用SMCJ15A？还不是，因为计算过程有很多假设简化，比如真实波形不是理想方波、TVS的VC也不是恒定值、线路寄生参数也会影响钳位效果。这时候LTspice就该出场了。

我在原理图里把TVS模型换成SMCJ15A，浪涌源按100V峰值、1.2/50us的PWL波形设置，保持负载电阻100Ω，再次运行瞬态仿真。观察V(vbus)波形：

• 浪涌到达后，母线电压被钳在的峰值是多少？
• 钳位峰值出现的时间点？
• 浪涌中后期TVS端电压稳定在多少？
• 流过TVS的电流峰值是多少？

然后我再把SMBJ15A也仿真一遍，两组波形叠在同一张图里对比。从波形曲线上能直观看到，SMBJ15A在浪涌峰值附近电压抬升更明显，电流负担更大，而SMCJ15A的钳位曲线更平稳。虽然两者的标称VC相近，但不同功率等级的TVS在应对大电流浪涌时的动态表现差异是存在的，这个只能靠仿真去捕捉。

这个环节还能验证一个容易忽略的计算点：TVS的钳位电压不是一成不变的。随着流过的电流从零上升到IPP，VC会沿着动态电阻曲线往上走。仿真的好处就是可以把实际的VC(t)曲线拉出来，看看最高点到底是多少，而不是只看datasheet上那一个静态数值。如果这个动态峰值已经逼近后级耐压阈值，那么即便静态指标通过，也必须再选更低钳位的TVS或增加前级限流电阻。

4.3 功率与裕量判断：不只看着波形硬扛

看完电压还要看功耗。我在LTspice里放置了一个电流探针在TVS支路上，用节点电压V(vbus)和支路电流I(TVS)做乘积，直接在波形窗口里添加一个表达式就能看到TVS的瞬时功率曲线。

具体操作：运行仿真后，打开波形查看器，右键“Add Traces”，在表达式框中输入V(vbus)*Ix(U1:A)。其中Ix(U1:A)取决于你用的是什么符号和网络名。如果你给TVS的支路命名了D1，可以直接用I(D1)获取流过TVS的电流，然后写V(vbus)*I(D1)。这样就能看到一条钟形的瞬时功耗曲线。

这条曲线的峰值如果超过了TVS的Pppm，那就直接判不通过；如果接近但略低，仍要小心，因为Pppm通常是基于特定波形（10/1000us）定义的，而你注入的是8/20us这种更短的浪涌，能量集中在更短的时间内，同样峰值功率下，器件的失效风险是高于标称试验条件的。一般我会留至少50%以上的功率裕量，也就是说计算得到的功耗峰值不超过Pppm的2/3。

此外，还要把时间的维度考虑进去。浪涌的能量是瞬时功率对时间的积分，LTspice里可以在波形窗口用积分工具直接算出TVS吸收的总能量。这个能量值对判断是否超过脉冲功率耐受曲线很有参考意义。你甚至可以对比不同TVS型号在相同浪涌条件吸收的能量差异，能更客观地辅助选型。

5. 波形分析：从钳位波形读出设计是否可靠

5.1 关键观察点：VC峰值、残压、泄放电流与响应时间

仿真跑出来波形以后，很多人不知道该把眼睛放在哪儿。我习惯按四个指标顺序检查。

第一个指标是钳位电压峰值VC(peak)，也就是母线电压在浪涌作用期间的最高点。通常在浪涌刚注入时出现，因为TVS的导通需要时间，起始阶段会有电压过冲。这个值要直接跟后级器件的耐压对比，留出安全裕量。如果峰值超过了后级耐压，那说明TVS动作速度或者钳位能力不够，需要更换型号或增加前级限流。

第二个指标是残压，也就是浪涌中后期TVS进入稳定导通状态时的端电压。在8/20us电流波的中间段，TVS两端的电压往往比较平稳，这个平稳值能反映器件在持续大电流下的实际钳位水平。残压比峰值低很正常，但如果残压和目标钳位电压差得太多，就要检查TVS选型是否合适。

第三个指标是泄放电流。在LTspice里直接查看I(D1)，你能看到浪涌电流有多少分流到TVS支路，又有多少流进负载。理想情况下，大部分冲击电流应通过TVS泄放，负载侧的电流扰动应很小。如果负载电流波形出现明显异常，说明TVS的钳位动作把母线电压拉得过低或存在振铃问题。

第四个指标是响应时间。从浪涌源开始动作到母线电压被钳制的时延。LTspice的时间分辨率足够高，可以看到TVS的钳位动作在纳秒级完成。如果钳位波形出现明显“拐弯”或延迟，那可能是TVS模型里的结电容、封装电感等寄生参数造成的，对于高速信号端口来说尤其重要。

5.2 双向TVS与负向浪涌场景

很多电源端口不仅要防护正向过压，还要考虑负向浪涌，比如电源反接、感性负载关断产生的负压尖峰。这时候双向TVS就派上用场了。双向TVS结构上等效于两个背靠背的PN结，正反方向都有对称的击穿特性，在LTspice里可以直接用双向TVS模型，也可以用两个单向TVS串联（阴极相对或阳极相对）来等效。

我的做法是遇到双向选型时，先找对应型号的双向Spice模型。有些厂商给的.lib里，双向和单向是分开定义的，比如SMBJ15CA（双向）和SMBJ15A（单向）。导入后，在仿真中额外加一个负向浪涌源场景，把Vsurge的PWL波形极性翻转，让浪涌往负方向打，再跑一次V(vbus)和I(D1)，观察负向钳位是否对称、有没有交越失真。

实测经验告诉我，双向TVS在正负双向钳位的一致性上，仿真曲线和实际datasheet的对称性曲线通常能对得相当好。做负向测试时，要注意TVS符号的放置方向，别把双向模型接成一个方向性错误导致正向导通、反向截止的“假双向”。我见过好几个案例，原理图上看着没问题，实际一跑负向浪涌波形完全不对，最后发现是模型里两端定义和原理图连接顺序对不上。

5.3 波形异常排查：振铃、尖峰与不收敛

波形分析不只是“看它好不好看”，更要能解释异常。最常见的异常有三类。

第一类是钳位波形出现高频振铃。原因是回路中的寄生电感（TVS引脚电感、PCB走线电感）和结电容形成了LC谐振。你在LTspice原理图里虽然没有画寄生参数，但很多高精度TVS模型已经在子电路里带了部分寄生参数，就会表现出振铃。要确认是不是模型自带的寄生效应，可以看振铃频率和幅度是否符合LC估算结果。如果振铃幅度超过后级耐受，那就得在布局上缩短TVS走线，或者增加一个小容值的吸收电容。

第二类是初始尖峰异常大。如果你看到V(vbus)在浪涌起始瞬间冲到了一个离谱的高度（比如几十伏以上），先别怀疑TVS。检查一下浪涌源PWL设置的上升时间是否合理，再看最大步长是否足够小。PWL的上升沿如果从0直接跳到100V而不经过中间点，LTspice会用极大斜率去逼近，这个dI/dt会通过模型寄生电感产生很大的感应电压尖峰，看起来就像TVS失效一样。解决方法是把PWL在上升沿处多插几个中间点，让波形更平滑。

第三类是仿真直接不收敛或报错“Time step too small”。这类问题我在后面单独讲，但如果你在波形分析中碰到，先记住一个最有效的缓解手段：把最大步长调小，比如从10n改成1n，同时把reltol默认容差调宽一点，很多强非线性击穿过程就能顺利跑通。

6. 常见问题速查表与避坑指南

6.1 模型导入与语法错误

Unknown schematic syntax应该是我见过最多的LTspice报错，多半出在模型文件不是LTspice原生格式上。遇到这个错，先打开模型文件看model或subckt语句，检查有没有LTspice辨认不了的写法。Pspice的.MODEL语句在LTspice里基本能通用，但有些老模型用了E或G源的多项式形式，LTspice虽然支持E和G，但语法格式有差异，需要手工改成LTspice支持的表达式。还有一种常见情况是模型文件里注释行用了旧格式的*开头，但混入了一些非ASCII字符，导致解析错乱，把那些行删掉或重打一遍就能解决。

另外，模型路径是另一个重灾区。如果你的.include SMBJ15A.lib指令没有写完整路径，LTspice只会去当前原理图所在目录找。我习惯把所有仿真相关的模型文件直接丢进原理图工程目录里，这样换电脑、拷项目都不怕路径失效。如果非要引用外部路径，记得用绝对路径或相对路径时都要测试一次.

6.2 仿真不收敛的排查清单

LTspice报Time step too small或者直接中断的情况，多半发生在TVS从截止到雪崩这个剧烈变化的区域。网上的建议大多千篇一律，我按实际有效性排一个清单：

1. 减小最大步长：这是最直接的一招。越小的步长越能捕捉陡峭的击穿过程，代价是仿真时间变长。
2. 调整容差设置：在SPICE指令里加.options reltol=0.01或.options abstol=1e-8，放宽收敛条件。
3. 使用初始条件：如果浪涌源是阶跃式的，可以在.tran命令里加uic选项，跳过DC工作点求解，直接按初始条件开始瞬态。
4. 检查模型是否存在不连续点：某些子电路模型内部有开关或理想二极管，转折处容易让仿真器“打嗝”，尝试给模型并联一个小电容（比如1pF）平滑跳变。
5. 简化模型：如果原厂模型过于复杂，验证阶段可以退回到标准二极管模型，用datasheet关键参数拟合一个简化模型，跑通后再换回原厂模型做最终确认。

多数不收敛场景在第1和第4招组合下都能解决。如果还不行，先把电路缩小到“电压源+TVS+电阻”的最小回路，确认模型本身能跑，再一步步把外围加回来，这是定位问题最快的方法。

6.3 结果“看起来不对”的检查步骤

波形跑出来了，但怎么看怎么不合理。别急着改电路，我按以下顺序自查：

第一步，检查浪涌源。PWL里的时间单位是秒，很多人在1.2u和1.2之间切换时少打了u，导致整个事件被延后到几百毫秒甚至更晚。时间轴设置范围如果不够，波形自然看不到浪涌过程。

第二步，检查节点连接。TVS的极性接反是最常见的，尤其从库中调出二极管符号时阳极和阴极的位置容易被搞混。用.dc扫描IV曲线能快速确认极性——反向扫描时应该有雪崩拐点。

第三步，检查负载。有些电路里负载接在TVS上端或下端的不同位置，会导致测量节点不同，波形形状会差很多。仿真里节点名是唯一的，你看到的是“那个节点的电压”，而不是“模块的电压”，逻辑要清晰。

第四步，检查有没有别的东西在干扰。比如你的直流源Vnorm内阻设成0，浪涌能量直接灌进理想电压源，那TVS可能根本不起作用，因为源本身把电压强制钳住了。要更真实地模拟，给Vnorm串联一个小内阻或者加一个二极管做隔离。

我把常见现象整理成一个速查表，方便你直接对照：

6.4 仿真之外：别忽略温度与重复浪涌

还有两个在纯仿真里容易漏掉的问题。一个是温度。TVS的击穿电压和钳位特性随温度变化，datasheet上通常给出25℃下的参数和温度系数。LTspice的标准二极管模型支持T_ABS和TEMP参数，但很多TVS子电路模型未必实现了完整的温度特性。如果你需要在高温环境做验证，建议在模型参数里加温度系数进行近似，或者用datasheet的高温曲线做人工修正，别直接把仿真结果当成高温下一定成立。

另一个是重复浪涌。仿真通常只关心单次浪涌，但真实产品可能在一段时间内遭受多次浪涌冲击，TVS的温度会逐步累积，导致防护能力下降。LTspice可以做多次重复浪涌的瞬态仿真，但计算量很大，我更推荐把单次浪涌吸收的能量作为主要判据，再结合器件手册的脉冲循环耐受曲线做寿命评估。这一块仿真不是不能做，而是要控制好仿真的边界，别把太多因素塞进来反而把主路径搞乱了。

我个人在实际操作中的体会是：LTspice仿真TVS的价值不在于“算出一个绝对正确的答案”，而在于帮你把整个选型验证过程变得可追溯、可对比。今天把这套流程跑通之后，后续每次做防护设计，我都会先在模型库里把候选型号的钳位波形和功耗曲线拉一遍，再决定要不要动PCB。这个方法帮我提前挡下了好几次浪涌测试失败的典型案例。如果你也想在这条路上继续深入，下一步可以尝试把TVS放进完整的DCDC电源系统里做联合仿真，看看浪涌在整机层面的传播路径，那个画面比单看一颗TVS又清楚了很多。