企业官网建设流程全解析

1. 为什么我劝你从17.4版本开始啃Cadence

搞硬件这行十几年，画过的板子从两层板到十几层的背板都有，用过的EDA工具也算不少。但每次有新人问我“想学PCB设计，从哪个工具入手”，我基本都会先问一句：你是想做消费类快消板，还是想往高速、高密度、带阻抗控制的方向走？如果是后者，那Cadence这套东西你迟早绕不开。

Cadence 17.4这个版本，在圈子里算是一个分水岭式的存在。它不像16.6那样老态龙钟、界面劝退，也不像后面某些版本那样对机器配置要求离谱。17.4在稳定性、功能完整度和学习成本之间找到了一个相对舒服的平衡点，尤其是它的约束管理器（Constraint Manager）和阻抗控制相关的规则体系，已经相当成熟。很多公司的实际量产项目，至今还跑在17.4上。

这篇内容我想聊的，不是那种“点这里、点那里”的流水账教程，而是把Cadence 17.4做PCB设计这条链路，从环境搭建、原理图到PCB的衔接、铜皮优先级处理、阻抗控制的实际落地，再到仿真不收敛这类让人头秃的问题，系统性地捋一遍。适合刚接触Cadence的硬件新人，也适合从AD、PADS转过来、被Cadence的“活动类/子类”体系搞懵的老手。看完你至少能明白：为什么Cadence要这么设计，以及遇到问题时该往哪个方向排查。

2. 环境搭建与工程准备：别在第一步就埋雷

2.1 安装与License配置的坑

Cadence的安装，说实话，是很多人对它的第一道心理阴影。17.4的安装包体积不小，安装过程也比较“传统”，不像现在很多软件一键搞定。我见过太多人卡在License这一步，装完了打不开，或者打开报一堆错。

核心逻辑是这样的：Cadence的License Manager是独立于主程序的一个服务，主程序启动时会去连这个服务。所以安装顺序上，一定是先装License Manager，再装主程序。安装路径里绝对不要有中文和空格，这是铁律，很多人图省事装在“D:\我的软件\Cadence”下面，后面各种莫名其妙的报错都跟这个有关。

License文件本身是一个文本文件，里面绑定了主机名（hostname）和网卡物理地址（MAC地址）。如果你换了网卡、改了主机名，License就会失效。我个人的习惯是，装完之后先单独启动License Server Configuration工具，确认服务能正常起来，再去开主程序。这样出问题的时候，能快速定位是License的问题还是主程序的问题。

提示：安装过程中如果提示缺少某些运行库组件，不要跳过，老老实实装上。这些组件往往是后面仿真、脚本功能依赖的基础环境。

2.2 工程目录结构的规划

Cadence的工程管理，跟AD那种“一个工程文件包打天下”的思路不太一样。它更倾向于把原理图、PCB、仿真、库文件分开管理。一个规范的目录结构，能让你后面少受很多罪。

我一般会这样组织：

• 项目根目录下建sch文件夹放原理图工程
• 建pcb文件夹放PCB工程
• 建lib文件夹放自建的原理图符号库和PCB封装库
• 建output文件夹放光绘、钻孔等生产文件
• 建doc文件夹放设计说明、叠层文档

为什么要这么分？因为Cadence的库管理是“路径式”的，你如果库文件散落在各个角落，后面换台电脑或者交接给同事，封装找不到、符号对不上，那才叫灾难。集中管理库路径，在Capture和Allegro里分别配置好库搜索路径，是开工前的必修课。

2.3 原理图与PCB的衔接逻辑

从Capture原理图到Allegro PCB，中间靠的是网表（Netlist）。这里有个概念必须搞清楚：Cadence的PCB设计，元件信息是分两部分的——原理图里管的是“逻辑连接”和“元件位号”，PCB里管的是“物理封装”和“实际布局”。

所以你在原理图里给一个电阻指定了封装，这个封装名必须能在Allegro的库路径里找到对应的.dra文件。找不到，导入网表就会报错。我踩过的坑是：原理图里封装名写的是R0603，但PCB库里实际的文件叫RES_0603，就差几个字符，网表导入直接失败。后来我养成了一个习惯，建库的时候命名规则统一，原理图符号名和PCB封装名尽量保持可追溯的对应关系。

导入网表之后，第一件事不是急着摆件，而是先检查元件是否都进来了、有没有报错。Allegro的网表导入报告会详细列出哪些元件找不到封装、哪些引脚对不上。这个报告一定要逐行看，别嫌烦。

3. 原理图设计中的关键细节

3.1 引脚类型与电气规则检查

Cadence Capture里，每个原理图符号的引脚都要定义类型，比如Input、Output、Bidirectional、Power、Passive等。这个类型不是随便选的，它直接影响到电气规则检查（ERC）的结果。

热词里提到的“引脚类型是power报警告”，这个太常见了。比如你把一个电源引脚定义成了Power类型，但它在原理图上没有被任何电源网络驱动，ERC就会警告“Power pin not driven”。这时候有两种处理方式：要么确认这个电源确实由别处提供，把引脚类型改成Passive；要么在原理图上补上电源连接。我的经验是，对于芯片的电源引脚，如果它确实是需要外部供电的，定义成Power没问题，但要确保电源网络有来源。如果只是内部参考或者悬空处理，改成Passive更省心。

ERC报告里的警告，不是每一个都必须消除，但每一个都要看懂。看不懂的警告，往往就是后面板子出问题的伏笔。

3.2 元件位号管理与新增器件

Cadence里新增器件位号，有个自动编号的功能。但自动编号有个问题：它可能会把你已经手动调整过的位号打乱。所以我的做法是，布局基本定型之前，不要轻易做全局自动编号。等布局稳定了，再统一整理一次位号，按区域或者按功能模块来编，这样PCB上找元件也方便。

另外，位号重复是另一个高频问题。有时候复制粘贴一个电路模块，位号没改，两个R1就出来了。Capture在ERC的时候会报重复位号，这个必须改，不然后面网表导入PCB，两个元件会打架。

3.3 原理图与PCB的交叉定位

Cadence有个很好用的功能，就是原理图和PCB可以交叉定位。在Capture里选中一个元件，Allegro里对应的元件会高亮；反过来也行。这个功能在调试和核对的时候特别有用。但前提是，两边都要开启交叉定位的选项，而且工程要关联正确。我见过有人抱怨这个功能不好使，最后发现是原理图和PCB根本不在同一个工程会话里。

4. PCB设计核心：活动类、子类与铜皮优先级

4.1 活动类与子类到底是什么

这是Cadence PCB设计里最核心、也最让新手懵的概念。Allegro里，所有的设计元素都归属于某个“类”（Class），每个类下面又有若干“子类”（Subclass）。你可以把它理解成一种二维的分类体系。

举个例子：走线属于Etch类，但具体走在哪一层，就是子类决定的，比如TOP、BOTTOM、INNER1。丝印属于Package Geometry类，子类可能是Silkscreen_Top。铜皮属于Shape类，子类可能是Top、Bottom或者某个内层。

为什么要有这么一套体系？因为PCB设计里，同一类元素在不同层、不同用途下，规则是不一样的。走线在顶层和在底层，可能线宽要求不同；丝印在顶层和底层，镜像关系不同。用“类+子类”的方式，就能精确地给每一种情况分配规则。

热词里问“活动类和子类的作用”，说白了就是：它决定了你当前操作的对象是什么，以及这个对象遵循什么规则。你在Allegro里画一根线，如果当前活动类是Etch、子类是TOP，那画出来的就是顶层走线；如果活动类选错了，画出来的东西可能根本不是你想要的。

4.2 铜皮优先级：谁压谁的问题

铜皮优先级，是实际项目里绕不开的一个话题。尤其是做电源板或者大电流板的时候，经常需要多块铜皮叠在一起。这时候谁覆盖谁，就由优先级决定。

Allegro里，铜皮的优先级是通过Shape菜单下的Priority来设置的。数字越大，优先级越高，高优先级的铜皮会“挖开”低优先级的铜皮。这个逻辑跟图像处理里的图层叠加有点像，但又不完全一样——铜皮之间是实打实的电气连接关系，优先级设错了，可能导致短路或者连接不良。

我的一般原则是：电源铜皮优先级高于地铜皮，大电流路径的铜皮优先级高于信号参考铜皮。但也要看具体情况。比如有些设计里，地铜皮需要完整覆盖，那就要把地铜皮优先级设高，避免被电源铜皮割裂。

还有一个细节：铜皮优先级调整之后，一定要重新刷新铜皮（Shape -> Fill或者全局刷新），不然显示的还是旧的覆盖关系，容易误判。

4.3 禁止铺铜区的正确用法

禁止铺铜区（Keepout）这个东西，用好了是神器，用不好就是坑。它的作用是告诉工具：这块区域不要铺铜、不要走线、不要放元件。

常见的用法是在天线区域、晶振下方、或者某些对寄生电容敏感的地方设置禁止铺铜区。但要注意，Keepout是有类型区分的：有的是禁止铺铜，有的是禁止走线，有的是全部禁止。设置的时候要看清楚，别一上来就全禁了，结果发现连地线都走不进去。

另外，Keepout的边界要留够余量。我见过有人把Keepout画得刚刚好贴着焊盘，结果铜皮一刷新，焊盘旁边的铜皮被挖得干干净净，焊接的时候散热太快，手工焊都费劲。

5. 阻抗控制：从叠层到规则的实际落地

5.1 阻抗控制的基本原理

阻抗控制这件事，说复杂也复杂，说简单也简单。核心就一句话：让信号在传输线上感受到的阻抗，跟源端和负载端匹配，减少反射。

对于PCB来说，影响阻抗的主要因素有：线宽、线到参考平面的距离（介质厚度）、介电常数（Dk）、铜厚。这几个参数里，线宽和介质厚度是最容易调整的。所以阻抗控制的一般流程是：先确定叠层结构，算出每层的介质厚度，然后根据目标阻抗反推线宽。

举个例子，常见的50欧姆单端阻抗，在FR-4板材、介质厚度0.2mm的情况下，线宽大概在0.35mm左右。但这个数值不是固定的，不同板材的Dk不一样，铜厚不同也会影响。所以一定要用阻抗计算工具算，不要凭经验拍脑袋。

5.2 叠层设计与阻抗计算

叠层设计是阻抗控制的基础。一个典型的四层板叠层可能是：顶层信号、内层地、内层电源、底层信号。这种叠层下，顶层和底层的信号都有最近的参考平面，阻抗比较好控制。

如果是六层板，可能会是：顶层信号、内层地、内层信号、内层信号、内层电源、底层信号。这时候中间两层信号的参考平面就需要仔细规划，不然阻抗会失控。

阻抗计算我一般用Cadence自带的工具，或者用一些在线的阻抗计算器交叉验证。计算的时候要注意：介质厚度是“线到参考平面”的厚度，不是芯板和半固化片的标称厚度。因为压合之后，半固化片会流动填充，实际厚度跟标称值有差异。这个差异，在高速信号上可能就是几欧姆的阻抗偏差。

5.3 约束管理器中的阻抗规则设置

Cadence的约束管理器（Constraint Manager）是设置阻抗规则的地方。你可以给不同的网络或者网络类指定目标阻抗，然后工具会根据叠层信息自动推荐线宽。

实际操作中，我一般会这样做：

1. 先在叠层编辑器里把每层的介质厚度、铜厚、Dk值填准确
2. 在约束管理器里创建阻抗规则，指定目标阻抗值
3. 把需要阻抗控制的网络分配到对应的规则里
4. 让工具根据规则和叠层，计算出推荐的线宽
5. 在走线的时候，按照推荐线宽来走

这里有个容易忽略的点：阻抗规则是跟叠层绑定的。如果你改了叠层，阻抗规则里的线宽推荐值也会变。所以叠层确定之后，尽量不要大改。非要改的话，改完记得重新检查阻抗规则。

5.4 差分阻抗与共面阻抗

差分阻抗是两根线之间的阻抗，常见的目标值是90欧姆或者100欧姆。差分阻抗的控制，除了线宽，还跟线间距有关。间距越小，差分阻抗越低。所以差分对走线的时候，不仅要控制线宽，还要控制间距。

共面阻抗则是信号线旁边有铜皮参考的情况，这种在射频电路里比较常见。共面阻抗的计算更复杂一些，因为涉及到信号线到旁边铜皮的距离。Cadence的约束管理器也支持共面阻抗的设置，但需要把旁边的铜皮也纳入规则考虑。

6. 仿真与调试：那些让人头秃的问题

6.1 瞬态仿真不收敛的排查思路

“瞬态仿真不收敛”是Cadence仿真里最经典的问题之一。仿真器在求解电路方程的时候，如果迭代次数超过限制还没找到收敛点，就会报这个错。

原因可能有很多：电路里有理想元件导致突变、初始条件设置不合理、时间步长太小或太大、模型本身有问题。我的排查顺序一般是：

1. 先检查电路里有没有悬空的节点、短路的支路
2. 检查电源和地的连接是否正确
3. 尝试放宽仿真精度（比如把相对误差从1e-3改到1e-2），看能不能跑通
4. 如果放宽精度能跑通，说明是数值问题，可以逐步收紧精度找到临界点
5. 如果还是不行，检查元件模型，尤其是半导体模型，有没有参数超出合理范围

有时候，在关键节点上加一个很大的电阻（比如1G欧姆）到地，能帮助仿真器找到直流工作点，从而改善收敛性。这个技巧我用了很多次，屡试不爽。

6.2 仿真器件未定义的解决

“仿真器件未定义”这个报错，通常是因为仿真器找不到某个元件的模型。可能是模型库路径没配对，也可能是元件本身就没有可用的仿真模型。

解决思路：先确认这个元件是不是必须参与仿真。如果只是一个连接器或者测试点，可以把它替换成一个等效的RC模型，或者直接短接。如果是有源器件，那就必须找到对应的SPICE模型，放到仿真库路径里，并在元件属性里指定模型名称。

Cadence的仿真库管理跟PCB库管理是分开的，这一点要注意。PCB封装库里有这个元件，不代表仿真库里有它的模型。

6.3 运算放大器仿真中的常见陷阱

运算放大器的仿真，有几个坑特别常见。一个是电源轨的问题：很多运放模型默认是理想电源，如果你在电路里给了实际的电源电压，但模型内部没有正确响应，输出就会不对。这时候要检查模型的电源引脚定义。

另一个是负载效应：仿真的时候如果负载给得太轻，运放可能工作在非线性区，输出波形失真。实际电路里负载是确定的，仿真时也要把负载加上。

还有就是运放的带宽和压摆率限制。理想运放模型没有这些限制，但实际运放有。如果仿真结果太完美，反而要怀疑是不是用了理想模型。

7. 从Cadence到其他工具的转换与协作

7.1 Cadence与Allegro的关系

经常有人问“Cadence和Allegro的区别”。严格来说，Allegro是Cadence公司旗下的PCB设计工具品牌，Cadence是公司名。但在日常交流中，大家说“Cadence”往往指的就是整套设计流程，包括Capture原理图和Allegro PCB。说“Allegro”则更侧重于PCB布局布线这一块。

所以“Cadence和Allegro的区别”这个问题，有点像问“微软和Word的区别”。理解了这个关系，就不会被各种名词搞混了。

7.2 PCB格式转换的注意事项

从Cadence的PCB转到其他格式，或者从其他格式转进来，是实际工作中常遇到的需求。转换过程中，最容易丢失的信息是：叠层定义、阻抗规则、铜皮优先级、约束规则。

我的建议是：转换之前，先把关键信息导出成文档，转换之后逐项核对。尤其是阻抗规则，转换工具往往不能完整保留，需要手动重建。铜皮优先级也经常在转换后乱掉，需要重新设置。

7.3 封装导入与库管理

“Cadence封装导入PCB”这个操作，本质上是把做好的.dra文件放到PCB工程的库路径里，然后在网表导入或者手动放置的时候调用。

封装导入失败，最常见的原因是：.dra文件依赖的焊盘文件（.pad）不在库路径里。Allegro的封装是引用焊盘的，焊盘找不到，封装就打不开。所以建库的时候，焊盘、封装、符号要成套管理，缺一不可。

8. 实操心得与避坑清单

8.1 那些年我踩过的坑

• 线宽设置不生效：检查约束管理器里的规则优先级，物理规则和间距规则的优先级关系要搞清楚。有时候规则设了，但被更高优先级的规则覆盖了。
• 铜皮刷新后消失：多半是铜皮所在的层被关闭了，或者铜皮被设置了错误的网络。检查铜皮的属性和显示设置。
• 网表导入后元件全堆在一起：这是正常的，导入网表只是把元件逻辑上放进来了，位置需要手动摆放。可以用自动布局功能先大致排一下，再手动调整。
• 丝印压焊盘：DRC会报这个，但很多人忽略。丝印压焊盘会影响焊接，尤其是密脚IC。调整丝印的时候，留出足够的避让距离。

8.2 提高效率的几个小技巧

• 善用快捷键。Allegro的快捷键可以自定义，把常用的操作绑到顺手的位置，效率提升明显。
• 用脚本批量处理重复操作。比如批量修改线宽、批量调整丝印，写个简单的脚本比手动快得多。
• 定期备份。Cadence的工程文件有时候会因为意外操作损坏，养成定期备份的习惯，能救命。
• 建立自己的模板工程。把常用的叠层、规则、页面设置做成模板，新项目直接套用，省去重复配置的时间。

8.3 关于学习路径的建议

Cadence这套工具，功能极其庞大，想一口吃成胖子不现实。我的建议是：先跑通一个最简单的完整流程——画一个简单的原理图，导入PCB，摆几个元件，走几根线，出光绘。这个流程跑通了，你对整个工具体系就有了基本认知。然后再逐步深入，学约束管理、学阻抗控制、学仿真。

遇到问题，先看报错信息，再查文档，最后再问人。Cadence的报错信息其实挺详细的，很多时候答案就在报错里。文档虽然厚，但查起来比问人快。

最后说一个我个人的体会：Cadence这个工具，刚开始用会觉得别扭，各种概念和操作逻辑跟其他EDA工具不一样。但用熟了之后，你会发现它的规则驱动设计思路，在复杂项目里是真的香。尤其是当你需要精确控制阻抗、管理大量约束的时候，Cadence的约束管理器能帮你省下大量手动检查的时间。这个投入产出比，在项目复杂度上来之后，会越来越明显。