企业官网建设流程全解析

某个周末要给一块老式单片机小板单独做一个5V供电，我翻了半天抽屉，没找到AMS1117，也没翻出78M05，倒是有一盒混装的三极管和几只稳压管。当时心里的想法很简单：用两个三极管加一个稳压管，能不能搭出一个能用的5V LDO？于是就有了这篇记录。整个项目包括电路方案、参数计算、嘉立创EDA画原理图和PCB、打样回来焊接，再到用电子负载和示波器做实测，最后把过程中踩过的坑一条条整理出来。这篇文章适合手里没有集成LDO、想临时救急的人，也适合刚接触三极管和电源电路、想真正搞懂稳压器“闭环反馈”是怎么运转的初学者。

1. 为什么放着现成LDO芯片不用，非要手搓一个

1.1 一次翻遍抽屉也没找到LDO芯片的经历

说实话，现在一颗AMS1117-5.0只要几毛钱，任何正常的产品项目都不建议拿分立元件去替代集成LDO。但那天的实际情况是：手头既没有淘宝下单的耐心，也没有等快递的时间。板子上的MCU必须马上供上电才能继续调程序，而我能用的只有S8550、S8050这两种最常见的三极管，加上一颗1N4728A稳压管。这种场景在实验室里其实特别常见——设备缺料、假期关门、样品急用。

另一个真实场景是维修替代。很多老设备的电源板上就用了类似的分立稳压结构，三极管加稳压管去构成一路辅助电源。如果你只懂得换集成LDO，遇到这种老电路反而不知道怎么下手。手搓一遍之后，再看到这类电路图，一眼就能认出哪颗是调整管、哪颗是误差放大管、哪颗是基准稳压管，维修效率完全不一样。

1.2 手搓LDO不是复古，是另一种“拆解思维”

集成LDO之所以便宜好用，是因为把调整管、误差放大器、基准源、保护电路全部塞进了一颗芯片里。但封装越小，越难看到内部发生了什么。用三极管和稳压管搭LDO，等于是把一颗LDO芯片解剖开，用最原始的方式重新组装一遍：稳压管负责产生基准电压，一个三极管负责放大输出误差，另一个三极管负责调整输出电压。

这个过程最大的价值不是省钱，而是让你彻底理解线性稳压器的三大支柱：基准、误差放大、串联调整。理解了这三块，以后再看任何LDO芯片的datasheet，看那些Dropout Voltage、Load Regulation、Line Regulation参数，就不会觉得是抽象概念，而是能对应到内部某个具体模块的电气表现。

1.3 什么时候该手搓，什么时候该用集成芯片

我也不建议你在产品里用手搓LDO，量产项目直接用集成方案，体积小、温漂小、保护齐全，优势是压倒性的。但下面这几种情况，手搓反而有道理：

• 实验室应急，手边只有通用三极管和稳压管；
• 做电子教学或培训演示，需要让学员直观理解反馈环路；
• 定制非标电压，比如想要一个4.7V或6.2V的稳压输出，手头没有对应型号的LDO，但可以通过改电阻分压比快速实现；
• 超低物料清单场景，整板只有三极管、电阻、稳压管三种库存，不用额外备料。

2. 两个三极管是怎么组成一条稳压闭环的

2.1 单管加稳压管的“半成品”方案到底差在哪

先看最简单的串联稳压做法：一个PNP三极管做调整管，基极用一个稳压管钳位到地，调整管发射极接输入，集电极接输出。输出电压大致等于稳压管稳压值减去一个三极管的VBE压降。比如用5.6V稳压管，减去0.7V，得到大约4.9V，看起来也能凑到5V附近。

但这个方案有两个明显缺陷。第一，三极管的VBE本身不是恒定值，它随温度变化，大约有-2mV/°C左右的漂移，温度从25°C升到85°C，输出就要掉100多毫伏。第二，负载电流变化时，集电极电流变化会引起基极电流变化，这个基极电流是从稳压管那边“借”来的，稳压管工作点被扰动，输出电压就会跟着漂。做轻载实验时输出挺准，一带负载就明显掉压，这就是单管方案负载调整率差的原因。

所以需要一个误差放大器：先把输出电压的变化量检测出来，放大之后再去控制调整管的基极。这样即使调整管本身参数不理想，只要负反馈环路增益足够，输出电压就能被“强行拉回”设定值。第二个三极管在这里就派上了用场。

2.2 双管闭环的完整电路与连接关系

我的最终方案是这样：Q1用S8550，PNP管，工作在放大状态，承担主电流通路；Q2用S8050，NPN管，作为误差放大器；D1是1N4728A，3.3V稳压管，构成基准；配合五六个电阻电容，形成完整的闭环稳压系统。

具体连接关系如下表：

Q2的集电极接到Q1的基极，这里不是简单的直接驱动，而是“分流控制”。R1从输入到Q1基极，持续给Q1提供一个固定大小的基极电流。Q2导通程度越高，从Q1基极分走的电流就越多，Q1实际获得的基极电流就越少，导通越弱，输出电压下降。反之，Q2越截止，Q1基极电流全数保留，导通更强，输出电压上升。

2.3 负反馈工作的数值演示

完整的环路是这样走的：输出电压上升 → Q2基极采样电压上升 → Q2的VBE增大，Q2导通增强 → Q2集电极电流增大，分走更多Q1基极电流 → Q1导通变弱 → 输出电压回落。这是标准的负反馈过程，最终稳定在一个平衡点。

用具体数值走一遍。稳压管D1把Q2发射极电压钳在3.3V，分压电阻R2和R3对输出电压采样。当输出电压是5V时，Q2基极电压等于5×8.2/(2+8.2)=4.02V，因此Q2的VBE等于4.02减去3.3，约0.72V，正好落在NPN三极管正常的放大导通区间内。环路在这个工作点上维持动态平衡。

如果负载突然变大，输出电压跌到4.8V，采样点就变成4.8×8.2/10.2≈3.86V，Q2的VBE降成0.56V，已经低于导通阈值，Q2趋于截止，Q1基极电流不再被分流，输出被重新拉高。这个过程不需要额外控制电路，完全靠三极管自身的放大特性自动完成，这就是模拟闭环控制的魅力。

3. 元件选型与阻值计算：每一个电阻都有来处

3.1 核心元件的选择逻辑

三极管的选择首先看电流和封装。S8550是PNP管，最大集电极电流-500mA，最大耗散功率900mW（TO-92封装），作为5V稳压的调整管，适合200mA以内负载；S8050是对应的NPN管，参数几乎一样，作为误差放大器完全够用。如果想把负载能力提到500mA，可以把Q1换成SOT-223封装的PZT8550或者直接上DPAK封装的PNP管，且必须考虑更大面积的散热。

稳压管的选型是整个电路最关键的一步，也是新手最容易卡住的地方。很多人第一反应是“要稳5V，就选5.1V稳压管”，但这个电路里稳压管不是直接放在输出端，而是放在误差放大器的发射极那一路，作为参考基准。它提供的电压必须低于最终输出采样点的电压，否则Q2永远无法进入放大区。3.3V稳压管加上Q2的0.7V VBE偏置，刚好让采样点设计在4V左右，给5V输出留出约1V的采样范围，既能让Q2正常工作，又不会太接近电压上限。

3.2 几个关键电阻的计算过程

先算采样分压电阻R2和R3。目标是输出电压稳定在5V，Q2基极采样电压等于稳压管电压3.3V加上Q2的VBE 0.7V，也就是4.0V。分压比就是4.0除以5.0，等于0.8，所以R3/(R2+R3)=0.8，得出R3约等于R2的4倍。我选R2=2kΩ、R3=8.2kΩ，实际分压比约0.804，输出误差不到1%，符合“简易5V”的定位。

接着算R1。Q1是PNP管，发射极接输入，基极电压始终比发射极低约0.7V，因此R1两端电压就是这个0.7V。R1阻值决定Q1基极驱动电流的上限：R1=220Ω时，最大基极电流约3.18mA。按S8550在中等电流下hFE≥100来算，理论上可以推约300mA集电极电流。设计时按200mA额定使用，留出约50%的驱动裕量，余量足够覆盖批次差异和温度变化。

最后是R4。R4的任务是给稳压管提供一个稳定的工作电流。1N4728A的最佳稳压电流在5mA到10mA附近，R4从输入到稳压管阴极，压差随输入电压变化。以输入9V为例，R4=1kΩ时电流约(9-3.3)/1000=5.7mA；输入降到6.5V，电流还有3.2mA，依然能让稳压管稳定击穿；输入升到12V，电流约8.7mA，功耗也就29mW左右，完全安全。

3.3 输入输出电容要不要加

这个电路不加电容也能稳压，但动态性能会很差，甚至在特定条件下自激振荡。输入端C1的10μF电解电容负责在输入电压瞬间跌落时提供能量缓冲，0.1μF陶瓷电容负责滤除高频噪声；输出端C2的10μF电解电容负责吸收负载瞬态电流变化，0.1μF陶瓷电容给高频噪声提供低阻抗泄放路径。

电容的位置比容值更重要。两只陶瓷小电容必须尽量靠近输入输出端子或者三极管的引脚，电解电容稍微远一点没关系，但地端一定要通过最短路径回到输入地的单点。C2最好选用ESR偏大的电解电容或者钽电容，不要只用MLCC陶瓷电容。分立LDO的环路没有内部相位补偿，输出电容的ESR会提供一个零点来帮助稳定，纯陶瓷电容ESR太低，反而容易引起高频振铃。

4. 原理图与PCB实操：从画图到打样的细节

4.1 用嘉立创EDA把这套电路画出来

我用的是嘉立创EDA专业版，免费而且可以直接下单打样。新建工程之后，从元件库搜S8550、S8050、1N4728A这些基础器件，注意核对封装：Q1用TO-92的话，引出脚排列是E、B、C，但不同厂商可能有差异；SOT-23的S8550引脚排列又不一样。如果是拆机件，上板前最好用万用表hFE档确认引脚，别只看丝印，这是我被迫重新画过一次板之后才记住的教训。

放置好元件后，把网络标号标清楚：VIN、VOUT、GND、VBASE_Q1、VSENSE、VREF这几个关键节点各用一个名字。这里我特别建议把Q2射极那根线命名为VREF，虽然它只是一个网络节点，但原理图阅读时会舒服很多，非法连接一眼就能发现。连线的时候保持功率路径从左到右的阅读顺序：输入端子进C1，进Q1射极，从Q1集电极出C2，再到输出端子。反馈网络放在右下方，用细线连接，和粗功率线区分开。

4.2 PCB布局的先后顺序

布局直接决定这个电源电路能不能稳定工作。我的顺序是“先功率，后信号，再反馈”。第一步确定输入端子、输出端子、地端子的位置，让电流基本沿一条直线从左流到右；第二步放输入电容C1，必须紧靠输入端子和Q1的射极，回路面积越小越好；第三步放Q1和输出电容C2，Q1的集电极到C2正极的铜皮要短而宽；第四步才放Q2、R2、R3、R4这些信号元件。

Q2作为误差放大器，要放在Q1基极旁边，因为它的集电极要走一根短信号线去控制Q1基极。R2、R3构成的采样分压网络要靠近Q2基极，但采样线本身要从输出电容的正极单独引出，而不是从负载回流的铜皮上随便找个点接。这是整个布局里最重要的一个细节：反馈采样点必须反映真实输出电压，如果采样点选在功率地回流路径上，大电流会在铜皮上产生压降，导致输出电压偏低且随负载剧烈变化。

4.3 布线、铺铜与DRC检查

布线时，输入和输出的主电流路径我至少走1.5mm到2mm宽，在1oz铜厚下单面板上，2mm宽铜皮大约能承受2A电流，远超实际需求。Q1的集电极和发射极分别用大面积铺铜连接，还能起到一部分散热作用。Q2基极的采样线和VREF线走0.3mm到0.5mm就够，但尽量不要绕远路，也不要和大电流线平行长距离走，否则容易耦合噪声。

地线处理上，我把功率地（输入电容地、输出电容地、负载地）和信号地（R3下端、稳压管阳极）分开走，最后在输入端GND端子处单点汇合。这样做的原因是：功率地回路上有较大电流，如果信号地也接到功率回流路径中间，采样基准就会被地弹噪声污染，输出纹波会明显变大。

画完之后跑一遍DRC，重点看三项：有没有短路、有没有悬空引脚、丝印有没有压到焊盘。嘉立创EDA的DRC做得很方便，提交前先把规则管理器里的间距规则改成板厂默认值，避免因为规则太宽松导致打样回来出现间距异常。导出Gerber的时候记得打包成zip，直接上传就能看到3D预览，核对一遍封装朝向再下单。

4.4 打样与焊接注意

打样回来焊接时，我习惯先焊小件再焊大件：先焊R2、R3、R4这几个电阻，再焊D1、Q2、Q1，最后焊电解电容。稳压二极管1N4728A的色环在阴极一侧，和三极管的丝印放在一起容易混淆，最好先在原理图上标好极性再动手。

焊接完成后不要急着上电，先用万用表二极管档量一遍关键网络：VIN和GND之间应该有电容充电的二极管反向特性，如果直接短路说明有桥连；VOUT和GND之间同样应该先看到电容充电过程。确认没有短路后空载上电，测输出是不是5V附近，再逐步增加负载。

5. 实测记录：空载、加载、纹波、温度的真实数据

5.1 实验环境和测试方法

测试仪器我用了优利德UT61E万用表、一个可调5V到12V的电源、一台电子负载、一台100MHz的双通道示波器。示波器探头用10×档，测量纹波时开启20MHz带宽限制，并尽量使用探头自带的接地弹簧而不是长地线夹，否则探头地线自身会感应出一堆莫名其妙的噪声，你以为电路坏了，其实是测量方式不对。

测试条件是输入9.0V，环境温度约25°C，Q1用的是TO-92封装S8550。电子负载分别设置0mA、100mA、200mA、300mA四挡，每挡稳定30秒后读数。每次切换负载后要等输出电压完全稳定再记录，因为电解电容的充电和环路恢复需要时间，快速读数会得到偏高的跌落值。

5.2 负载调整率测试数据

实测数据如下表：

300mA范围内输出电压总共掉了130mV，折算负载调整率约0.43Ω。这个指标和集成LDO相比差得多，比如AMS1117典型负载调整率只有几个毫伏级别，但作为分立三极管方案，这个结果已经能说明负反馈环路确实在工作：如果没有Q2，单纯靠稳压管直接稳基极，300mA负载下输出电压可能已经掉了四五百毫伏以上。

100mA以下输出稳定在4.98V到5.01V之间，误差只有±1%，喂单片机、运放、传感器这些对电压精度不敏感的负载完全够用。

5.3 纹波与瞬态响应

空载时输出纹波约3mV，主要是稳压管自身的齐纳噪声和示波器底噪；100mA时纹波约8mV，300mA负载下纹波上升到约20mV。这个纹波水平比集成LDO大，如果你给音频电路供电，会有可闻底噪，需要再串一级RC滤波或者换集成方案。

瞬态测试是让电子负载在0到200mA之间以1kHz的频率来回切换，示波器看到输出电压下冲约180mV、上冲约120mV，恢复到稳定值大约需要60到100微秒。对于老式单片机这种动态负载不极端的情况是可以接受的，但如果接的是射频模块或者WiFi模块这种猝发大电流负载，这个电压跌落会导致模块复位，必须在输出端加更大容量的电容。

5.4 热性能与散热处理

温度是TO-92封装最大的坎。输入9V输出5V，压差4V，300mA时Q1上的功耗是1.2W。TO-92封装的热阻大约200°C/W，这意味着理论上管芯温度能到环境温度加240°C，实际测量时外壳在十几秒内就烫到不敢碰了，所以连续300mA负载测试我都是短时点测，不敢长时间开机。100mA时功耗约0.4W，TO-92可以勉强长时间工作，但外壳温度也有50到60°C。

如果一定要让这套分立LDO长期跑200mA以上，建议把Q1换成SOT-223封装或者DPAK封装的PNP管，再在PCB背面打一排过孔辅助散热。另一个办法是降低输入压差，比如用6.5V到7V输入而不是9V，功耗能直接砍掉一半，热量问题立刻缓解。

6. 踩坑清单：输出电压不对、自激振荡、反馈乱飞都怎么解决

6.1 输出电压接近输入电压：稳压管极性反了或没击穿

这是最典型的“看起来完全没稳压”的故障。第一次上电时我测到输出8.85V，几乎等于输入电压，一瞬间反应是电路问题。翻查后发现是D1装反了，稳压管变成了正向二极管，阴极接地、阳极接Q2射极，那Q2射极被钳在0.7V，比基极采样电压4V低了太多，Q2疯狂导通，把Q1基极电流全部抽走？不对，实际是Q2基极电压约4V，射极0.7V，VBE=3.3V，Q2深度饱和，Q1基极被拉低到约1V以下，PNP完全导通，输出自然接近输入。解决办法是把D1反过来，让阴极接Q2射极，阳极接地。

用万用表二极管档测稳压管方向时，注意很多数字表的开路电压只有3V左右，可能测不出3.3V稳压管的反向击穿特性，只能测到正向上的0.7V压降。最可靠的判断方法是给稳压管串一个1kΩ电阻，接到可调电源上，把电源调到5V，测管子两端电压是否被钳在3.3V左右。

6.2 输出不满5V：输入电压不够或R1选太大

有读者按这个电路复刻，反馈说输出只有4.6V，怎么调分压电阻都上不去。结果一问，他的输入电压只有5V。PNP调整管工作在放大状态时，集电极输出电压不可能高于输入电压减去饱和压降，5V输入撑死输出4.5V到4.7V。想让输出稳定在5V，输入至少要6.5V，我给这个电路推荐的输入范围是7V到12V。

另一种情况是R1选太大。有些人手头没有220Ω电阻，用了1kΩ，结果R1提供的基极电流只有0.7mA，按三极管放大倍数100算，只能支撑70mA负载，稍微一带负载电压就塌了。这不是环路问题，是驱动能力不够，把R1换小就好。

6.3 示波器看到振荡：反馈线布错了

第二版PCB打样回来测试时，我在200mA负载下用示波器看到输出叠加了一个约几十MHz的高频振荡，幅度达到100mV以上。第一反应是环路不稳定，但换了更大容量的输出电容也没根治。最后发现是采样线的一段走线恰好经过Q1集电极到C2之间的功率铜皮，高频开关噪声被感应进了反馈环路。

解决办法是把采样线移到C2正极和输出端子的连接点，远离功率铜皮，同时在Q2基极与GND之间加了一个1nF的小电容，把采样点上的高频噪声旁路掉。振荡立刻消失。如果你用万用表测电压一切正常，但示波器一看就有毛刺，十有八九就是这个原因。

6.4 负载调整率差：采样点位置不对

如果你的测试结果是空载5V、100mA掉到4.85V、200mA掉到4.6V，调整率比我的实测差很多，先别怀疑三极管质量，检查一下反馈采样线是不是接在了输出端子的根部。大电流流过输出铜皮和负载线时会产生压降，采样点越靠后，测到的电压越接近真实负载端电压，这在电路原理上是对的，但也会因为采样线引入噪声。折中做法是把采样点放在C2正极，然后单独走一根细线到负载端，让采样线不承担功率电流。

6.5 三极管发热严重：别只盯着封装

Q1发烫是正常的，因为压差乘电流的功率全部耗散在调整管上。但如果你发现Q2也很烫，就不正常了。Q2射极接3.3V稳压管、集电极接Q1基极，正常工作时Q2电流只有几毫安，发热量很小。如果Q2烫手，大概率是Q1基极电流无穷大导致Q2被灌入过大电流，这可能是因为R1阻值太小、Q1 β太小，或者稳压管失效导致Q2射极电压异常。建议先测R4两端的电压，确认稳压管电流在3mA到10mA之间，再测Q2集电极电流，应该只有几毫安量级。

7. 这套电路的边界、扩展方向与一点降温技巧

7.1 精度和纹波的天花板在哪

手搓LDO的精度天花板由三部分决定：稳压管的稳压精度和温漂、三极管VBE的温漂、采样电阻的精度。1N4728A的稳压值本身有±5%的批次离散，3.3V的实际值可能是3.14V到3.47V；VBE又随温度变化。这几个误差叠加起来，输出电压在4.7V到5.3V之间浮动都很正常。

如果想提高精度，最直接的办法是把稳压管基准换成TL431，它的基准精度能到1%，温漂也小得多，电路改动只需要替换几个电阻。但这属于升级方案，初学者还是先用稳压管把环路跑通，再讨论精度比较有意义。

7.2 从两个三极管继续往上长

这个基础电路往上扩展有三个很实用的方向。第一个方向是加过流保护，在Q1射极到输出之间串一个0.1Ω到0.2Ω的采样电阻，再用一个三极管检测采样电阻压降，过流时拉低Q1基极。这就要用到第三个三极管，电路变复杂，但思路和很多集成LDO内部的限流保护是一样的。第二个方向是在Q2基极与地之间并联一个几十纳法的小电容，相当于给环路加了主极点补偿，瞬态响应会变慢但更稳定，适合拖长线的场景。第三个方向是加大输出电容，或者把输出电容从电解换成钽电容，应对高频瞬态负载的效果更好。

7.3 一个很实用的降温技巧

最后分享一个我在第二版板子上用过的降温办法：如果手头只有TO-92的S8550，又必须长期带载150mA以上，最简单有效的不是加散热片，而是把输入电压从9V降到7V。压差从4V降到2V，功耗直接减半。很多人在这个电路里纠结散热问题，却没有意识到输入电压才是功耗公式里的最大变量。用7V输入、150mA负载，Q1功耗只有0.3W，TO-92外壳微温，完全不需要额外散热措施。

我在实际使用中最大的体会是，分立LDO的性能上限并不取决于三极管型号有多好，而取决于你对反馈环路的理解和PCB布局的态度。第一次搭出来能用，第二次布板能稳，第三次测试才发现采样线和接地才是最影响最终指标的细节。如果你也想复刻，建议按这个顺序来：先用万用表确认空载和带载电压，再上示波器看纹波，最后把反馈采样点从输出电容挪到负载端再测一次，你会亲眼看到什么是理想与现实的区别。