企业官网建设流程全解析

你有没有遇到过这种情况：单片机、ADC、传感器都调得好好的，结果一个看起来再简单不过的运放电压跟随电路，示波器一夹上去，输出不是干净的直流电压，而是叠了一层歪歪扭扭的高频波形，最后干脆成了一团正弦波？频率从几百kHz到几十MHz不等，电源电流莫名其妙涨了快一倍，芯片摸上去还有点烫手。这种时候很多人第一反应是“运放坏了”，换一颗新的上去，照样振。

这种问题在模拟电路调试里太常见了。电压跟随电路，又叫单位增益缓冲器，原理图上就一根反馈线把输出接到反相输入端，从教科书上看简直是运放应用里最“不可能出错”的电路。但恰恰是因为反馈深度最大、环路增益拉满，它反而是稳定性边界最苛刻的结构。你可能换个运放型号就振，从面包板挪到PCB板上又振，甚至只是把示波器探头地线夹换了个位置，振荡频率都不一样。而这里面真正的原因，大部分不是芯片质量问题，而是你踩中了环路稳定性、容性负载、电源去耦或者测量方式上的坑。

这篇文章我就围绕“运放跟随电路为什么容易自激振荡”这件事，把自激振荡的机理拆开讲清楚，把常见的设计坑、布局坑、测量坑列出来，再把排查、修复的实操步骤和参数计算写完整。适合正在调硬件、被运放折腾过的工程师，也适合刚入门、想从一开始就避开这些坑的硬件新手。

1. 自激振荡到底长什么样？先学会判断故障现象

很多人一看到示波器上有正弦波就说是自激振荡，其实不一定。自激振荡、电源噪声、信号源传来的纹波、甚至探头本身拾到的空间干扰，在波形上看起来都很像，但处理方式完全不同。所以第一步不是急着改电路，而是先确认：你看到的到底是真自激，还是别的东西。

1.1 典型振荡症状：不只是“波形上有一层毛刺”

真正的自激振荡，最典型的表现是输出端出现一个频率稳定、幅度可观的周期性波形。这个波形通常是你输入信号频率的几十倍甚至几百倍以上，和输入信号没有同步关系。比如你输入的是1kHz正弦波，输出上叠了一个3.2MHz的等幅振荡，这个3.2MHz就是电路自身产生的。

还有几个非常明显的外在症状：

第一，输出波形会出现“削顶”或者“满幅摆动”。自激振荡一旦建立，运放会被推到非线性区，输出可能直接从正电源轨摆到负电源轨，幅度远大于正常信号。这时候你用万用表直流档量输出，会看到一个处在正负电源之间某个值的假象，实际上波形已经乱套了。

第二，电源电流明显增大。运放强行工作在非线性振荡状态，内部输出级会不断对地短路一样地充放电，功耗大幅上升，芯片发烫。这个现象很直观，摸一下就能感觉到。

第三，振荡对负载非常敏感。你用手捏住输出线、接上示波器探头、或者断开后级负载，振荡频率和幅度都会变。这是因为负载改变了环路增益和输出极点的位置，直接把稳定性推向临界。

1.2 怎么区分真自激和普通噪声干扰

这一步特别重要，因为“测量伪影”真的会耗掉你两三个小时。我见过有人调了一晚上自激振荡，最后发现是探头地线夹太长、测量方法不对造成的假象。

可以从四个维度判断：

先看频率是否固定。真自激振荡的频率一般很稳定，不会跟着你探头位置、手指接触变化太多；如果是拾波或者探头谐振，频率和幅度往往极不稳定，动一下线缆就变。

再看它和输入信号的关系。真自激振荡与输入信号幅度无直接关系，你把输入关到0、短路输入端，振荡依然存在，这叫“零输入自激”。如果是噪声耦合，输入关掉后噪声通常也会大幅下降。

然后断开后级负载试试。把负载断开，或者只留一个最小负载，看看振荡还在不在。如果断开后消失，说明容性负载或者负载电流路径是元凶；如果还在，说明问题出在运放自身环路内。

最后辅助一个武器：示波器的带宽限制功能。很多示波器有20MHz或100MHz带宽限制，打开后如果“毛刺”明显变柔和、幅度下降，说明你看到的里面有很高频的成分。真自激通常在几十MHz以内，打开带宽限制对判断有帮助，但不能作为直接依据。

1.3 振荡频率透露了什么线索

自激振荡发生的频率，可以反推问题来源。这是调试里非常实用的技巧。

如果是几十Hz到几百Hz的低频振荡，基本不要往运放自身环路上去怀疑，优先检查电源波动、参考源自激或者热漂移。很多精密基准源带载能力弱，被运放的输入偏置电流拖累后就会产生低频周期摆动。

如果是几kHz到几十kHz的中频振荡，优先怀疑大容值电容负载、反馈回路里的时间常数，或者多级放大之间的耦合问题。这种频率通常是“有形的”电阻电容组合形成的极点引起的，可以用计算去复现。

如果是MHz级的高频振荡，那基本就是寄生参数和环路相位问题。最常见的就是运放输出阻抗和外接电容形成额外的极点，把这个极点放进了反馈环路里。这也是跟随电路最容易出问题的频率区间。振荡频率越靠近运放的GBW（增益带宽积），就越要往环路稳定性上想。

2. 为什么会自激振荡？从环路稳定性角度拆解

明白了现象之后，关键是搞清楚机理。很多人知道“负反馈加不好会变正反馈”，但具体到跟随电路上，为什么它比一般放大电路更容易振？这几个概念必须吃透。

2.1 自激振荡的两个条件：增益条件和相位条件

运放电路大部分是负反馈结构，负反馈本身是让输出稳定追踪输入的。但如果频率升高，环路里的各种极点和寄生电容会让信号的相位不断滞后。当某个频率点上，从输出端回到输入端的反馈信号，相位滞后了整整180度，负反馈就变成了“正反馈”。

这时候还要满足一个条件：环路的增益还要大于等于1。也就是说，反馈回来的信号幅度不能比原来小太多。如果已经衰减到很小，即使相位凑够了180度，也起不了振。只有当“相位条件”和“增益条件”同时满足，电路才会持续自激振荡。

把这两个条件放在一起看，就是环路增益在某个频率点降到1（0dB）时，相位滞后如果已经超过180度，振荡就建立了；如果刚好在180度附近，还不会立刻振荡，但会出现严重的振铃，方波响应过冲巨大。

这就像你对着麦克风说话，音箱声音传到麦克风的相位和增益刚好合适时，就会啸叫。麦克风啸叫的道理和运放自激一模一样，只是换成了电信号。

2.2 跟随器是反馈最深的运放电路，稳定性最差

普通同相放大器，反馈系数β = Rg/(Rf+Rg)，闭环增益是1/β。比如10倍放大，反馈系数约0.1，环路增益只有开环增益的十分之一。而电压跟随器，输出直接全部反馈到反相输入端，β=1，反馈系数到了最大值。

反馈越深，环路增益越高，系统稳定性就越难保证。你可以这样理解：反馈深度越高，环路对相位的“容忍度”越低，外部随便加进去一个极点的相移，就容易把总相位推向180度。

这也是为什么一个完全一样型号的运放，做成10倍放大稳稳当当，做成跟随器却振荡。不是运放变差了，而是工作模式变了，环路余量没了。

2.3 非理想运放引入的额外极点：输出阻抗、输入电容、负载电容

教科书里的理想运放，输出阻抗是0，输入阻抗无穷大，想振都难。但实际运放的输出端，开环输出阻抗在小信号下通常是几十到几百欧姆，比如一些通用运放的输出阻抗在低频时候大概50Ω左右，高速运放可能低一些，低功耗运放可能更高。这个Rout本身还不算大问题，关键是它和后级电容会组成一个RC低通滤波器，形成一个额外极点。

这个额外的输出极点频率大致是：

fp = 1 / (2π × Rout × CL)

其中CL包括后级电路的负载电容、同轴电缆电容、MOS管栅极电容、甚至PCB走线到地的寄生电容。一旦这个fp落到了运放的单位增益带宽以内，它就会在环路增益降到0dB之前贡献额外相位滞后，直接把相位裕度吃光。

与此同时，运放的反相输入端还有几pF到十几pF的寄生电容，这个电容在反馈环路里也会产生相位影响。特别是当反馈电阻取值很大时，比如1MΩ，输入电容和反馈电阻会形成零点/极点对，进一步消耗相位裕度。所以大反馈电阻并不是“随随便便就能用的”，后面我会专门讲。

2.4 相位裕度：用最小白话理解这个核心指标

相位裕度（Phase Margin，PM）是衡量负反馈系统稳定程度最重要的指标。它的定义是：在环路增益下降到0dB的频率点上，环路相位距离-180度还有多少余量。

可以直观理解成“这个系统离自激还差多少度”。PM在45度以上，实际工程就算稳定；PM在20到40度之间，阶跃响应会有明显振铃，可能表现为过冲大、来回振荡几次后才稳定；PM低于20度，温度稍微变一下或者负载稍微加一点，就会变成持续振荡。

很多运放数据手册都会给出相位裕度的典型值，比如“PM=60°”。这个值通常是在特定负载条件下测的，可能是空载或者100pF电容下。如果你在输出端挂一个1nF电容，相位裕度可能已经跌到负数了，数据手册的PM值就不再有参考意义。

2.5 选运放前先确认“单位增益稳定”

运放按照内部补偿方式分成两大类：单位增益稳定型和非完全补偿型。单位增益稳定型运放在G=1时就能稳定工作，比如NE5532、OPA2277、TL072这些通用型号。非完全补偿型运放为了追求更高带宽，内部只做了部分相位补偿，必须工作在最小增益以上才能稳定，比如OP37的最低稳定增益是5，你把它接成跟随器，必振无疑。

所以拿到一个运放，第一步就是查数据手册，确认是否写明“Unity-Gain Stable”或者“Stable For Gains ≥ 1”。如果只写了“Stable For Gains ≥ 5”或“Stable For Gains ≥ 10”，那就不要拿来直接做跟随器，除非你已经做好了额外补偿和验证。

顺带提醒一句，电流反馈型运放（CFB）的跟随器电路更讲究，它对反馈电阻有明确要求，不能随意减小反馈电阻，也不能像电压反馈型那样随便接。这个单独展开又是一篇长文，但至少你要意识到“不是所有运放都能无脑接成跟随器”。

3. 从原理图开始避坑：选型、反馈、电源和输入回路

很多时候自激振荡从原理图阶段就已经埋下了伏笔。不用急着画板，先在图纸上把这几类问题过一遍，能省下大量调试时间。

3.1 反馈网络：不要小看那根“直连线”

跟随器的反馈就是一根线，很多人在原理图上随便一画，从上到下穿过整页图纸，殊不知这根线在PCB上就变成了一段天线和电感。

反馈线在PCB上的要求是：短、粗、直接。最好能从运放输出引脚附近直接走回反相输入引脚，不要绕到连接器、负载端再回来。原理图阶段虽然表现不出来，但你要有意识地把反馈路径控制在与运放引脚同侧、距离最短的位置。

反馈支路里不要随意串联元件。有人为了“保护”在反馈线上串一个小电阻，反而让反相输入端的节点阻抗变得很高，更容易拾取噪声，还会引入额外的相位滞后。如果确实需要串电阻做保护，要经过仿真和实测确认，不要想当然加。

3.2 输入端保护电路和偏置电流回路

跟随器的同相输入端直接接信号源。如果信号源是传感器、运算放大器前级输出这类低阻抗源，问题不大；但如果信号源是电容耦合过来的，比如通过一个耦合电容接到同相输入端，那就要特别小心。

运放的反相输入端通过反馈线接到输出端，有直流通路，但同相输入端如果没有直流偏置回路，输入偏置电流就会给耦合电容充电，输出会慢慢漂到电源轨。这种问题虽然不属于“自激振荡”，但会造成输出异常，容易被误判。

处理方法是在同相输入端加一个对地电阻，给偏置电流提供泄放路径。电阻值可以从几十kΩ到1MΩ，具体取决于信号源输出阻抗和噪声要求。

如果输入信号本身包含高频干扰，很多人喜欢在同相输入端加RC低通。这个RC如果加在环路外，好处是滤波而不明显影响环路稳定性；但如果RC的电阻比较大，它和运放输入电容形成的极点又会被反馈网络引进来，影响相位。所以输入滤波电阻不要选太大，一般几百欧姆到几kΩ就够了。

3.3 电源去耦：为什么它总在“意外”的时候救场

高频自激振荡里，电源去耦不当占的比例非常大。你可能会觉得运放不是有电源抑制比吗？问题在于电源抑制比是低频参数，到了MHz级别，电源抑制比已经跌到很低，运放电源引脚上一点小纹波就能耦合到输出端，形成正反馈。

最常见的错误是：电源去耦电容放在距离运放很远的电源入口，中间还隔了几个过孔和一段窄走线。高频时这些走线电感会变成高阻抗，让运放电源引脚上的电压随负载电流剧烈波动。这个波动通过运放内部耦合到输出，再通过反馈回到输入，一样可能振荡。

正确的做法是：每个运放电源引脚就近放一个100nF（0.1μF）的陶瓷电容，最好是X7R材质，尺寸尽量小，0603或0402都可以，关键是离引脚近。然后每几个器件再放一个10μF的钽电容或大容量MLCC，用来扛低频瞬态。如果做音频或精密运放，还可以在靠近电源输入端串联一个小磁珠，把电源域和模拟域隔开。

注意：去耦电容不是随便放一个就行的。100nF电容和引脚之间如果走了2cm以上甚至绕过好几个过孔，它的高频去耦效果几乎为零。最理想的路径是：电源引脚→焊盘→过孔→地平面，整个环路越小越好。

3.4 多余的运放通道别乱接

双运放、四运放封装里经常有没用到的通道。很多人图省事，把多余通道的输入悬空，输出也不管。这是个大坑。

悬空的输入端会处于不确定电位，运放的静电保护二极管、寄生电容、周围电场都会让它在某个电平附近飘。一旦它自己振荡起来，振荡信号会通过共享电源、共享衬底耦合到同封装的另一个好通道上，表现为“莫名其妙有一路运放在自激”。处理办法很简单：把多余通道接成跟随器，同相输入端接地，反相输入端接输出。这样输出会稳定在参考地附近，不会振荡也不会干扰其他通道。

4. 实战：输出容性负载导致的典型自激振荡排查与修复

在所有跟随电路自激振荡的案例里，输出端接了容性负载是最常见的一种。我挑一个非常典型的场景来讲排查和修复过程：运放输出直接驱动MOSFET栅极。

4.1 场景复现：运放输出直接驱动MOS管栅极

很多电路里会用一个运放做电压跟随，输出直接去控制MOSFET的栅极电压。MOS管的栅极输入电容Ciss小则几百pF，大则几个nF，栅极还有米勒电容。把这种大电容直接接到运放输出端，几乎等于给运放输出端直接焊了一个nF级电容到地。

另一个常见场景是运放输出通过一根1米长的同轴线接到远端设备。同轴电缆的电容大约100pF/m，再加上远端输入端的滤波电容，总负载电容可能超过500pF。这种情况下跟随电路振荡的概率非常高。

振荡现象通常是：输出端看到一个几十到几百mV叠加的MHz级正弦波，用示波器测量MOS管栅极波形，高频振荡很明显，但把MOS管断开再测，运放输出反而是干净的。

4.2 参数计算：算一算你的负载电容是不是超标了

拿一个具体例子算一下。假设运放开环输出阻抗Rout=50Ω，输出负载电容CL=1nF，那么输出端形成的极点频率是：

fp = 1 / (2π × 50Ω × 1nF) ≈ 3.18MHz

如果这个运放的GBW是10MHz，那么闭环后单位增益点的频率就是10MHz。在10MHz这个频率点上，刚才那个3.18MHz极点会贡献大约72度的相位滞后。再加上运放内部主极点本来就有接近90度的滞后，两者相加已经超过160度，如果运放内部还有第二个高频极点，那总相位就非常接近甚至超过180度，振荡就发生了。

结论很简单：输出端的极点频率和GBW越接近，振荡风险越大。工程上建议输出极点和GBW至少拉开5倍以上的距离，也就是尽量让CL远小于：

CL_max ≈ 1 / (2π × Rout × 5 × GBW)

还是代入Rout=50Ω、GBW=10MHz，算出来CL_max约为63pF。也就是说，GBW为10MHz、输出阻抗50Ω的运放，接超过60pF左右的容性负载就要开始警惕了。实际电路里，一根示波器探头输入电容就有10pF到15pF，如果输出走线再长一点、线间电容再大一点，很容易就超过100pF。

4.3 修复方案一：输出串联隔离电阻（最常用）

既然问题是输出电容直接捂在运放输出端，最简单的思路就是把它和运放输出端隔开。具体做法是在运放输出和容性负载之间串一个电阻Riso，同时确保反馈线仍然从运放输出端引脚处取，而不是从负载端取。

这个Riso的取值经验上取33Ω到100Ω，负载电容越大，电阻也要适当加大。比如驱动两个nF级栅极电容，用100Ω到220Ω也是可以的。电阻值太小，隔离效果不明显；电阻值太大，会增加输出压降，影响直流精度和高频带宽。

代价也要说清楚：Riso上会有负载电流流过，所以直流精度会变差。如果后级是12位ADC的采样保持电路，输入电流很小，这个误差基本可以忽略；如果后级要输出几mA以上电流，那就要重新评估压降误差。

4.4 修复方案二：加反馈电容补偿

对于同相放大和反相放大结构，有一个经典的补偿手段：在反馈电阻Rf两端并联一个电容Cf。这个电容可以降低高频时的反馈系数，相当于给环路增加了一个零点，把相位往上拉。

但对纯跟随器电路，反馈是直接从输出到反相输入端，没有Rf可以并联。这种情况下如果还要用反馈电容，就得把电路拓扑改成增益略大于1的放大器，比如增益1.5到2倍，然后才能给Rf并联Cf。如果你能接受后级信号放大一点点，再在后面衰减回来，这种方案是可行的；如果你要的就是“输出严格等于输入”的跟随器，那更适合用方案一的隔离电阻。

没经过计算乱加反馈电容也是个坑。Cf太大会把反馈环路变成低通，高频增益下降，带宽大幅缩水；Cf太小起不到补偿作用。一般从几个pF到几十pF起步，用瞬态响应观察振铃是否改善，再决定要不要调整。

4.5 修复方案三：提高噪声增益，降低反馈系数

前面说过，跟随器β=1，环路增益最大，所以稳定性最差。换一种思路，人为把β降低，也就是让噪声增益提高，就能给环路赢得更多相位裕度。

最简单的方式是：把跟随器改成同相放大器，增益设置为2倍以上，比如利用电阻分压器反馈网络，让输出的一部分经过电阻分压后再反馈回反相输入端。此时噪声增益不再是1，而是大于1，环路增益相应降低，相位裕度回升。代价是输出幅度不再是1倍，你可能要在前级把输入信号衰减一半，或者在输出后级再加一个衰减网络。

很多时候，你会发现同一个运放在增益1时振荡，改成增益2或3后就完全稳定了。这其实是在用性能换稳定，但工程上完全可行。

4.6 修复效果怎么验证

改完电路不能只看“好像不振荡了”，要系统地验证一下。我的常规流程是：

输入加一个阶跃信号或者方波，观察输出波形。如果调整后仍有振铃，说明相位裕度还不够，需要继续加补偿。稳定的表现应该是：上升沿干净利落，最多一两个小的过冲然后迅速收敛，而不是来回甩好几个周期。然后在满载、半载、空载三种状态下分别测量，因为负载电容和电流都会影响稳定性。还可以用示波器FFT功能看振荡频点有没有彻底消失，如果只是幅度变小，那在温度变化时可能又会冒出来。

有条件就用网络分析仪或者仿真软件跑AC分析，直接看环路增益和相位裕度。虽然在真实板子上要断开环路测量比较麻烦，但用LTspice一类工具做AC分析非常快。仿真模型虽然不是100%准确，但对于检验“加了隔离电阻后相位裕度怎么变”这类问题，参考价值很大。

5. 布局布线避坑：为什么仿真好的电路一上板就振

这是很多人最困惑的地方：原理图看起来没问题，仿真也通过了，结果板子一打回来就振荡。问题多半出在PCB布局布线上。

5.1 反馈走线长度和控制回路面积

跟随电路的反馈信号路径必须尽可能短。如果PCB上已经把输出信号拉到几厘米外的连接器，然后再从连接器附近绕回来接到反相输入端，那输出信号和反馈信号的路径就构成了一个巨大的回路，这个回路的面积越大，接收和辐射干扰的能力越强，寄生电感也越大。

高频时，输出走线的分布电感和运放的输出电容、输入电容会形成谐振，这种谐振同样会消耗相位裕度。所以反馈走线的原则是：从运放输出引脚直接走到反相输入引脚，最好能用覆铜或者短粗走线，不要绕圈，不要跨过长距离。

5.2 反相输入节点是“老大难”，走线要短、旁边要干净

运放反相输入是环路上最敏感的节点，它直接承受输出反馈回来的信号，同时连接到内部输入差分对。这个节点的寄生电容稍微大一点，就会影响相位。

有人喜欢把反馈电阻、补偿电容等元件都放得离运放远远的，然后在PCB上拉很长一根线连接所有网络。这种做法对低频电路问题不大，但对跟随器这种高频环路就是隐患。所有与反相输入相连的元件，都必须在运放引脚附近，走线越短越好。

反相输入节点旁边也不要走数字信号线，尤其不要走时钟线。数字信号跳变沿通过寄生电容耦合到反相输入，相当于给环路注入了高频干扰，轻则噪声恶化，重则激发振荡。

5.3 电源去耦电容的布局细节

前面原理图阶段提到了电源去耦，这里再强调布局。0.1μF的高频陶瓷电容，必须放在运放电源引脚正对面，过孔直接打下去到地平面。不要用一根细长走线把它连到几毫米外的地，这样才能保证高频回流路径最短。

如果运放有两个电源引脚（正负双电源供电），每个引脚都要一个0.1μF。大容量10μF电容可以稍微放远一点，但也别超过5mm到10mm，并且也要连接到同一个地平面。

还有一个细节：如果电源网络里串联了磁珠，磁珠尽量放在大电容之前，让去耦电容直接面向运放引脚，这样可以保证高频噪声在进入运放之前就被滤掉，而不是先经过磁珠再被反射回来。

5.4 示波器探头的“伪振荡”如何识别

调试中最容易误判的一个坑，其实出在示波器探头上。你看到的高频振荡，不一定来自电路本身，可能是探头自己产生的。

标准示波器探头的地线是一条十几厘米长的鳄鱼夹线。这根地线本身有大约几十nH到几百nH的电感，这个电感和探头的输入电容（通常是10pF到15pF）串联谐振，谐振频率常常落在100MHz到几百MHz之间。如果你测量的是高频信号节点，探头上就会出现振铃，看起来像电路自激振荡。

判断方法很简单：把探头上的长地线拆掉，换成短地线弹簧，直接搭在运放输出端旁边的地铜皮上，再测同一个节点。如果“振荡”消失了，说明之前看到的很大概率是探头伪影。如果你需要精确测量高频信号，最好一直使用短地线弹簧，而不是图省事用长地线夹。

5.5 确认板子本身没问题之后，再怀疑芯片

在做完以上所有检查之后，如果振荡依然存在，才考虑运放本身的问题。可以换一颗同型号的新运放试试，因为有些运气不好的时候，运放内部静电损伤虽然没有完全失效，但参数已经劣化，相位裕度变小。也可以把反馈电路断开，量一下运放输出是否稳定在一个固定电平上，如果断开反馈都不稳定，那基本是运放本身或者供电问题。

接触不良同样会伪装成自激。面包板搭的电路经常有虚接，接触电阻时大时小，就会导致输出波形忽好忽坏。这种问题排查起来很耗耐心，但如果你用的是面包板，先怀疑接触点，再怀疑电路原理。

6. 常见问题排查速查表与经验总结

最后把常见问题和排查流程整理成一个速查表，遇到问题直接照着查，效率会高很多。

6.1 常见症状对照速查表

6.2 自激振荡排查六步流程

遇到自激振荡，按这个顺序过一遍，大部分问题能快速定位。

第一步，确认电源电压正常、电源去耦电容齐全且位置正确。很多时候振源根本不是环路稳定性，而是电源引脚上巨大的高频纹波。

第二步，断开负载，只留运放最小负载，看振荡是否还存在。如果断开后消失，问题出在负载端；如果还在，问题出在运放自身环路。

第三步，逐渐增加负载电容，从10pF、47pF、100pF、220pF一路加上去，找到振荡出现的临界电容值。这个值能帮你反推运放输出阻抗和极点位置。

第四步，用短地线探头复测运放输出端和负载端，先确认看到的是真信号还是伪影。

第五步，将振荡频率代入公式f = 1/(2πRC)，用Rout和CL算一下，看看是不是输出极点的位置和GBW太接近。

第六步，在LTspice或TINA里搭建同样的电路，跑AC分析看环路增益和相位裕度，验证你的判断。仿真通过后再回板子上实测。

6.3 扩展话题：两级运放可以先同相放大再反相放大吗

搜这个问题的朋友可能是在设计多级信号链。两级级联，前级同相放大后级反相放大，从运放基本原理上完全可行。级联结构最大的好处是两级的直流偏置可以分别设置，输出相位也能灵活调整。

但级联时要注意每级的相位裕度和增益分配。如果第一级也做成深度反馈，第二级也做成深度反馈，整体环路虽然看着是“局部负反馈”，但级联后的总相移会在高频段叠加。每一级只留45度左右的相位裕度，两级串起来总裕度可能连20度都不到，系统级联之后出现振荡就不奇怪。

工程上建议每级增益尽量平均分配，比如总增益100倍，不要一级做50倍另一级做2倍，而是尽量10倍加10倍。每级之间如果需要加电容耦合，还要确认下级同相输入端有直流偏置网络。每级反馈电阻不要太大，避免输入电容和大电阻形成额外极点。

6.4 扩展话题：运放选型时SR压摆率要留多少余量

压摆率（Slew Rate，SR）决定运放输出能够多快地跟踪输入信号，尤其在跟随器这种单位增益结构里，SR不足会导致输出波形变陡时跟不上，出现三角波失真和附加相位滞后。

计算所需压摆率的经验公式是：

SR_min = 2π × Vp × fmax

其中Vp是输出信号的峰值电压，fmax是你需要的最高信号频率。假设输出是2Vpp正弦波，也就是峰值1V，频率500kHz，那么理论最小SR是：

2π × 1V × 0.5MHz ≈ 3.14V/μs

工程上一般建议留3到5倍余量，也就是至少选SR在10V/μs到15V/μs以上的运放。如果处理的是方波或脉冲信号，余量还要更大，因为方波边沿含有非常丰富的谐波，SR不足会直接导致上升沿变缓。

注意SR和GBW是独立参数。有些运放GBW很高但SR并不高，比如某些电流反馈型运放和低成本运放，做小信号放大没问题，做大信号跟随却会在方波上升沿露馅。选型时要同时查GBW和SR，不能只看其中一个。

我个人在实际调试中最大的体会是：运放跟随电路的自激振荡，十有八九不是芯片坏了，而是“反馈深度+负载电容+电源去耦+测量方法”四者之间的平衡没做好。越是看起来简单的电路，越要带着对环路稳定性的敬畏去设计。先想清楚为什么会振，再动手改电路，而不是盲目换芯片加电容，这样调试效率会高很多。希望这篇内容能帮你少走几步弯路，下次再遇到跟随电路振荡，按顺序查一遍，多半能直接找到答案。