企业官网建设流程全解析

1. 误区一：把电流环带宽当成越高越好

做PFC设计，很多人一上来就盯着带宽看，觉得电流内环穿越频率越高，动态越快，波形越漂亮。理论上确实是这样，但实际调下来你会发现，这个“越高越好”是个大坑，掉进去的人不在少数。

1.1 问题表现：带宽调高后电流波形反而畸变

我见过不少工程师，把平均电流模式PFC的电流环穿越频率硬生生推到开关频率的1/4甚至1/3。上电一看，轻载时波形还行，一到半载或满载，电感电流波形边缘开始出现明显的振荡毛刺，甚至在中点附近出现台阶状畸变。更诡异的是，用功率分析仪一测，THD不降反升，PF值从0.99掉到0.96甚至更低。

有个兄弟的案例特别典型。他做的是一个1.5kW的CCM Boost PFC，开关频率66kHz，电感300uH，输出400V。他按照某些老工程师的经验，把电流环PI的穿越频率设定在20kHz，结果满载时电流波形在峰值附近出现抖动，电感还发出尖锐的啸叫。他用电流探头去抓MOSFET的漏源电压和电感电流，发现电流纹波已经明显不对称，峰值处产生类似次谐波振荡的痕迹。

1.2 根因分析：数字延迟和采样保持被忽略了

这个问题的本质，不是PI参数本身有毛病，而是你忽略了一个重要的物理约束：占空比更新延迟和采样保持效应。

以数字控制为例，PWM占空比通常在一个开关周期开始时更新，而采样点往往在PWM计数器的峰值或谷值处。这意味着，从你算出占空比到占空比真正作用于功率级，至少有一个周期的延迟。如果你用峰值电流采样，还存在采样保持器引入的额外相位滞后。电流环在这个延迟面前，带宽越高，相位余量就消耗得越快。

简单算一笔账：66kHz开关频率，一个周期约15us。假设你采用单周期延迟，那么到20kHz穿越频率处，仅这一个延迟环节就贡献了大约360° × 20kHz / 66kHz ≈ 109°的相位滞后。注意，这里还没算电感本身的极点、采样增益、PWM调制器增益。你想象一下，穿越频率附近的相位余量还能剩下多少？很可能只剩十几度甚至更低。

这也是为什么很多仿真里看着带宽很高、余量充足的环路，一上实际硬件就振荡。因为你在仿真里用了连续域模型，或者没有把数字延迟完整建模进去。

1.3 解决方案：合理约束电流环穿越频率

我在实际项目中，电流环穿越频率通常保守地取开关频率的1/10到1/6。66kHz开关频率，我就取8-10kHz；100kHz开关频率，取12-15kHz就够用了。

具体整定步骤是这样的：

1. 确定电流环被控对象模型。对于CCM Boost PFC，从占空比到电感电流的传递函数（忽略右半平面零点影响时）可以近似为：

   Gid(s) = Vout / (s × L)

   其中Vout是输出电压（400V），L是电感值（300uH），s是拉普拉斯算子。

2. 在穿越频率fc处计算被控对象的增益。把s = j×2π×fc代入，得到幅值：

   |Gid(j2πfc)| = Vout / (2π × fc × L)

   比如fc=10kHz时，算出来大约是400 / (2×3.14×10000×0.0003) ≈ 21.2，也就是约26.5dB。

3. 设计PI补偿器，使它在fc处提供适当的增益，把整个环路增益拉回0dB，同时提供足够的相位提升。补偿器传递函数为：

   Gc(s) = Kp + Ki / s

   在fc处，补偿器增益大致等于Kp，因为积分项在fc处贡献的幅值很小。所以Kp ≈ 1 / |Gid(j2πfc)| ≈ 0.047。

   Ki的值决定了补偿器零点的位置。零点频率fz = Ki / (2π × Kp)，一般放在fc的1/5到1/3处，用来抵消被控对象在低频的积分特性。取fz = 3kHz，那么Ki = 2π × 3000 × 0.047 ≈ 886。

4. 做完参数计算，必须在仿真里带上数字延迟环节验证。在SIMPLIS或PLECS里，用离散控制器模型，加上一个开关周期的延迟，实际测一下相位余量。如果余量低于45度，就往下压穿越频率，或者加一点微分超前补偿。

注意：这里给的是平均电流模式CCM Boost PFC的近似模型。如果你用的是峰值电流控制、临界导通模式或者图腾柱拓扑，模型会有差异，但约束思路是一样的——数字延迟面前，电流环带宽必须克制。

2. 误区二：电压环参数“咋稳咋调”，不管动态响应

和电流环“拼命往上调”相反，电压环很多人的做法是：只要输出不振荡，就往慢了调。结果呢？负载一突变，输出电压掉一大截，半天回不到稳态。甚至有的电源在负载阶跃测试时，直接把后级DC-DC搞关机了。

2.1 问题表现：负载阶跃时输出电压过冲大、恢复慢

我之前调试过一个2kW的PFC+LLC整机，PFC电压环带宽压到了5Hz。空载到满载切换时，输出电压从400V直接掉到330V，过了300ms才慢慢爬回来。后级的LLC输入欠压保护点设在340V，这个动态响应直接触发保护，整机打了个嗝。

很多工程师觉得，PFC电压环慢一点没关系，反正后面有DC-DC撑着。但在两级架构里，PFC的动态响应直接影响后级的输入电压范围。你PFC电压掉得太深，后级要么在保护边缘反复试探，要么输入电流过大导致前级过流。说到底，电压环不是越慢越好，而是要兼顾THD、动态响应和稳定性。

2.2 根因分析：只盯稳定性，忽视了输出电容的储能极限

电压环带宽低，确实能抑制输入电压纹波对输出电压的影响，这是它“慢”的好处。但问题在于，当负载突变时，输出电容是唯一的能量缓冲。电容储能变化量是：

ΔE = 0.5 × C × (Vout² - Vdrop²)

假设输出电容C=470uF，输出电压从400V掉到330V，那么释放的能量约等于0.5 × 470e-6 × (400² - 330²) ≈ 12.0焦耳。如果负载阶跃是2kW，那么这12焦耳的能量只够撑约6ms。也就是说，如果电压环不能在几个毫秒内把功率补上来，输出电压就只能进一步往下掉。

电压环的带宽决定它响应负载阶跃的速度。带宽越低，响应越慢，输出电压跌得越深。这不是PI参数“保守”一点就能掩盖的问题，而是物理规律决定的。

2.3 解决方案：电压环带宽取电流环带宽的1/10左右

电压环带宽的合理范围，通常在10Hz到20Hz之间。拿上面那个2kW的例子来说，我曾经把电压环带宽从5Hz提到15Hz，满载阶跃时输出电压从掉70V改善到掉45V，恢复时间从300ms缩短到120ms，后级不再误保护了。

具体整定方法也不难，关键是要理解电压环被控对象是从电流环指令到输出电压的传递函数：

Gvi(s) = Vout / (s × C × Vb)

其中Vb是电压环输出（电流环幅值指令），C是输出电容。这个环节基本就是一个积分器，所以电压补偿器用PI是顺理成章的。

整定步骤是：

1. 先固定电流环参数，让电流环工作正常，带宽在设定值附近。
2. 断开电压环，在仿真中给电流环指令一个阶跃，观察输出电压变化，拟合出Gvi(s)。
3. 根据目标穿越频率（比如15Hz）计算补偿器增益。被控对象在15Hz处的增益为400 / (2π × 15 × 470e-6 × 2.5) ≈ 3600，也就是约71dB。这里的2.5是电压环输出到电流幅值的比例系数，不同控制方案这个值不一样。
4. PI补偿器的Kp取1/3600 ≈ 0.00028，零点放在1Hz左右，保证低频增益足够高，稳态无静差。

注意：实际调试中，我通常先在仿真里做负载阶跃测试，看输出电压的下跌幅度和恢复时间，再微调Ki。如果恢复时间过长，就适当增大Ki；如果出现低频振荡，就减小Kp。

3. 误区三：只调PI参数，不做被控对象建模

这一条可能很多人不爱听，但确实是PFC调试中最普遍的问题。很多工程师拿到一套PI参数就开调，调不通就换一组，完全靠“试”。运气好试个一两天出来了，运气不好试了一周还在振荡。根本原因就是没有建被控对象模型，不知道每个参数到底在改变什么。

3.1 从控制框图说起：PFC双闭环的本质

PFC的控制结构，无论模拟还是数字，无论CCM还是CRM，本质上都是一个串级双闭环结构：电压环在外部，电流环在内部。电压环的输出作为电流环的幅值指令，电流环再对输入电流做整形跟踪。

电流环的被控对象是从占空比到电感电流的传递函数，电压环的被控对象是从电流幅值指令到输出电压的传递函数。这两个被控对象都随工作点变化而变化。Boost电路在输入电压不同、负载不同时，小信号增益差异很明显。

以CCM Boost为例，从占空比到电感电流的传递函数可以推导出：

Gid(s) = Vout / (s × L) × (1 + s × Rload × C / 2) / (1 + s × Rload × C)

这个式子里面有Rload和C，说明负载不同、输出电容不同，功率级增益就会变。如果你的PI参数是在满载下整定的，到轻载时被控对象增益变了，环路特性自然就变了。这也是为什么很多PFC轻载时波形正常、满载时振荡，或者反过来。

3.2 我常用的建模仿真方法

我通常在PLECS或MATLAB/Simulink里做PFC环路建模。具体步骤是：

1. 先建立Boost PFC功率级模型，用理想的开关模型或平均模型，设置好电感、电容、开关频率。
2. 在功率级模型上加入平均电流模式控制器：电压环补偿器Gcv(s)、电流环补偿器Gci(s)、PWM调制器模型。
3. 用线性分析工具（PLECS的AC Sweep、Simulink的Linear Analysis）扫描电流环开环增益，得到Bode图，检查穿越频率和相位余量。
4. 再扫描电压环开环增益，检查穿越频率和相位余量。
5. 根据扫描结果，代入补偿器零极点公式反算Kp、Ki。

这里重点强调一下：Bode图里看到的余量不足，不要急着加参数，先看谁拖了后腿。有一次我遇到电流环相位余量只有20度的情况，一查发现是采样滤波器把相位拉低了。把采样滤波器截止频率从150kHz改到300kHz后，余量直接回到了50度。这就是建模的好处——你能定位问题，而不是盲调。

3.3 参数整定与验证脚本

下面给一段我用Python做PI参数预计算的脚本，思路是先算功率级增益，再根据目标穿越频率生成参数，最后用scipy画Bode图验证：

import numpy as np import matplotlib.pyplot as plt import scipy.signal as sig # 功率级参数 Vin_rms = 220 Vin_peak = Vin_rms * np.sqrt(2) Vout = 400 L = 300e-6 C = 470e-6 fs = 100e3 Pout = 2000 Rload = Vout**2 / Pout # 电流环穿越频率 fc_i = 12e3 # 占空比到电感电流的近似增益 gain_i = Vout / (2 * np.pi * fc_i * L) Kp_i = 1 / gain_i fz_i = 3e3 Ki_i = 2 * np.pi * fz_i * Kp_i print("电流环 Kp = {:.4f}, Ki = {:.1f}".format(Kp_i, Ki_i)) # 构造电流环被控对象和补偿器 Gid = sig.TransferFunction([Vout], [L, 0]) Gci = sig.TransferFunction([Kp_i, Ki_i], [1, 0]) delay = sig.TransferFunction([1], [1/fs/2, 1]) # 一阶近似延迟 loop_i = sig.TransferFunction(np.convolve(Gid.num, np.convolve(Gci.num, delay.num)), np.convolve(Gid.den, np.convolve(Gci.den, delay.den))) f = np.logspace(1, 5, 500) w = 2 * np.pi * f _, mag, phase = sig.bode(loop_i, w) plt.figure() plt.subplot(2,1,1) plt.semilogx(f, mag) plt.grid(True) plt.ylabel("Magnitude (dB)") plt.subplot(2,1,2) plt.semilogx(f, phase) plt.grid(True) plt.ylabel("Phase (deg)") plt.xlabel("Frequency (Hz)") plt.show()

运行这段脚本，你可以直观看到电流环穿越频率附近的相位余量。如果余量不够，把代码里的fc_i调低，或者把fz_i往低频移，重新跑一遍就有感觉了。这种预先估算+仿真验证的流程，比直接焊板子调参效率高得多。

4. 误区四：过零畸变全部甩锅给硬件

PFC输入电流在过零处出现畸变，很多人第一反应就是“硬件问题”，比如整流桥后的电容、电感分布电容、Coss等等。硬件确实有影响，但调试下来你会发现，不少过零畸变其实是环路设置不合理造成的，跟硬件关系不大。

4.1 问题表现：过零处的电流平台或台阶畸变

最常见的现象是输入电流在过零附近出现一段“平台”，电流不跟随电压波形走，停在那里不走或者缓慢爬升。有的还会在过零处出现负向的小台阶，看起来像“台阶畸变”。用功率分析仪看，THD主要贡献成分集中在3次、5次这类低次谐波上。

你如果只盯着硬件，换整流桥、换电感磁芯、加大共模电感，可能折腾一圈下来改善有限。而问题其实是电压环输出（电流指令）在过零处没有跟踪上输入电压的变化，导致电流环在低电压处出现了“够不着”的情况。

4.2 根因分析：电压环带宽太低导致电流指令畸变

在传统平均电流模式PFC中，电流环的参考信号是电压环输出乘以输入电压的采样波形（或者通过电压前馈获得）。如果电压环带宽太低，它对输入电压半波形状的跟踪能力就差，于是电流指令在半波过零附近会变“钝”。

另外，还有一种情况是控制器的动态范围不够。在过零附近，输入电压很低，占空比接近1，如果控制器没有做前馈补偿，电流环可能会饱和或者进入非线性区，导致电流波形开环失控。

我调试过一个案例，过零处THD贡献了3%的畸变，怎么调电流环都压不下去。后来查到是电压环带宽只有5Hz，参考波形在过零处已经明显失真。把电压环带宽提升到15Hz后，过零畸变直接降了一半。

4.3 解决方案：输入电压前馈和占空比前馈

解决过零畸变，我一般从三个方向入手：

第一，加输入电压前馈。把输入电压的均方根值或峰值引入控制，在电压环输出后面乘一个归一化系数，让电流指令在整个半波内保持正弦比例。这样做的好处是，电压环只需要输出一个缓慢变化的幅值，而不是去跟踪半个工频周期的输入电压形状，带宽压力大大降低。

第二，加占空比前馈。在电流环输出的占空比指令上，叠加一个根据输入电压计算出的前馈项。这个前馈项让控制系统在过零附近提前“看到”占空比的变化趋势，避免电流环处理器跟不上。简单来说，就是d = d_pi + (Vout - Vin) / Vout，其中d_pi是PI输出的占空比修正量。

第三，优化电压环带宽和输出电容的关系。适当提高电压环带宽，让参考波形跟踪更准。但带宽也不能太高，否则输入电压的二倍频纹波会渗透到电流指令中，带来三次谐波。

注意：用了输入电压前馈后，电压环的输出变成电流幅值而不是实时的电流波形，这时候电压环的被控对象模型也会变，需要重新验证环路稳定性。

5. 误区五：数字PFC直接套模拟参数，不做离散化改造

现在大家基本都用数字控制了，尤其是图腾柱PFC、维也纳PFC这类拓扑，模拟方案很难实现理想的控制特性。但很多从模拟转数字的工程师，直接把模拟域整定的PI参数离散化后搬进DSP，结果发现波形和仿真差得远，甚至振荡。

5.1 问题表现：离散化后相位余量下降、极限环振荡

典型的症状是：在仿真里用连续域PI验证好的参数，烧进DSP后，电流波形开始出现周期性抖动。频率不高，几十到几百赫兹，但功率分析仪能看到明显的边带分量。有时候还会出现一种“极限环”现象——电流在设定值附近来回小幅振荡，始终不能稳定在一个值上。

我之前用过一套模拟PFC的PI参数：Kp=0.05，Ki=800，把它直接搬到数字控制器里，采样率等于开关频率66kHz。结果满载时电流波形勉强稳定，但轻载时出现明显的低频抖动，大约30Hz左右。查了半天才确认，是离散化后相位损失太多，加上数字延迟，环路相位余量从模拟时的55度掉到了20度以下。

5.2 根因分析：零阶保持器、计算延迟和采样方式的综合影响

模拟控制器是连续时间工作的，没有采样延迟。数字控制器则至少包含三个额外的时间延迟环节：

第一个是采样保持延迟。ADC采样后，电流值在整个PWM周期内保持不变，这等效于在控制环路中引入了一个零阶保持器。零阶保持器在频率f处的等效延迟大约是半个采样周期。

第二个是计算延迟。从ADC采完数据到DSP算出新的占空比，需要执行控制算法。如果中断里代码写得不紧凑，计算延迟可能接近一个完整的开关周期。

第三个是PWM更新延迟。有的PWM模块必须等到下一个周期开始才会加载新的占空比比较值，这又增加了0到1个周期的延迟。

把这三个延迟加起来，在穿越频率处很容易损失30到60度的相位余量。这就是为什么模拟域看起来稳定的参数，离散化后就不稳了。

5.3 解决方案：在离散域重新整定，加入延迟补偿

正确的做法是直接在离散域里做参数整定。具体步骤：

第一步，确定采样方式和延迟。我常用的采样方式是在PWM计数器的谷值和峰值分别采样电流，也就是开关频率的两倍采样率。如果PWM模块支持自动触发ADC，那么采样时刻是确定的，计算延迟可以精确估算。

第二步，根据延迟选择离散化方法。我一般先把连续域PI用双线性变换（Tustin）转换成离散PI，公式如下：

Kp_d = Kp - Ki × Ts / 2 Ki_d = Ki × Ts

其中Ts是采样周期。注意，双线性变换在高频处会引入额外的相位滞后，所以不能简单把连续PI的Kp、Ki带进去就完事，还要在离散域里重新验证。

第三步，如果需要，加入数字延迟补偿。常见的做法是加一个超前补偿环节，或者干脆用状态观测器估计延迟后的电流值。如果控制器性能要求不高，也可以通过把穿越频率压低来换取稳定性。

第四步，在仿真里验证离散控制器的Bode图。用Z变换或者直接采样数据建模，检查穿越频率处的相位余量。我通常要求数字控制器的相位余量不低于45度，最好在50到60度之间。

下面给出一段在MATLAB中验证离散PI控制器稳定性的代码：

fs = 100e3; Ts = 1/fs; fc = 12e3; % 连续功率级和PI Gid_tf = tf(400, [300e-6, 0]); Kp = 0.047; Ki = 886; Gci_tf = tf([Kp, Ki], [1, 0]); % 离散化 Gci_d = c2d(Gci_tf, Ts, 'tustin'); delay_tf = tf(1, [1, 0], Ts); % 一个周期的离散延迟 % 环路增益 loop_d = Gci_d * c2d(Gid_tf, Ts, 'zoh') * delay_tf; margin(loop_d)

这段代码会直接画出离散环路的Bode图，标出穿越频率和相位余量。实际项目中，我每次改PI参数都会跑一遍这段代码，确认余量合格后才写进固件。

注意：如果用的是双采样率（两倍开关频率采样）或者平均电流模式，延迟的计算会复杂一些，但核心思路不变——所有延迟都必须建模进环路，否则任何仿真预测都是自欺欺人。

6. 实操总结：PFC参数整定的标准流程与避坑清单

前面五条误区，是PFC设计里最容易踩坑的地方。下面把整个参数整定流程串起来，给出一套我自己在项目中反复使用的标准流程。

6.1 六步整定流程

第一步，明确功率级参数。电感、电容、开关频率、输入电压范围、输出功率、输出目标电压，这些先定下来。

第二步，建立被控对象模型。用PLECS或MATLAB建立Boost PFC的平均模型，提取电流环和电压环的开环传递函数。

第三步，设计电流环。穿越频率取开关频率的1/10到1/6。用功率级增益计算出Kp，用零点位置计算出Ki。在仿真中验证相位余量不低于45度。

第四步，设计电压环。穿越频率取电流环穿越频率的1/10左右。考虑动态响应，至少要能在负载阶跃时保证输出电压不低于后级DC-DC的欠压保护点。

第五步，加入前馈和补偿。针对过零畸变和动态响应问题，增加输入电压前馈、占空比前馈。如果输入电压范围宽，还要考虑增益归一化。

第六步，离散化并验证。把连续域参数转换到离散域，加入采样延迟和计算延迟模型，在仿真中重新验证稳定性。只有离散域的验证通过，才烧录进单片机或DSP。

6.2 常见问题速查表

6.3 关于调试工具的一些建议

调试PFC环路，我强烈建议配备一台支持Bode图测量的环路分析仪。经典的增益相位分析仪，比如Keysight E5061B，可以做电压环路扫描。电流环路在PFC里一般不好直接扫，但你可以通过观测电流波形间接判断。

如果没有硬件环路分析仪，也可以在控制代码里加入扰动脉冲，用DSP自带的ADC采集扰动前后的数据，再做离线FFT分析。这个方法我试过，精度不如专业仪器，但足以判断相位余量是否严重不足。

仿真方面，PLECS做PFC功率级仿真很方便，它的AC Sweep功能可以直接扫出环路增益。SIMPLIS则更适合做开关级仿真，尤其是对数字延迟的建模更精确。两个工具我都在用，PLECS做前期方案验证，SIMPLIS做细节验证。

我个人这几年做PFC最深的体会是：环路参数整定，与其说是调参数，不如说是调模型——你把功率级、采样、延迟、计算各个环节的模型建准确了，参数自然就出来了；模型个环节有偏差，参数再怎么调都是靠运气。所以我的建议是，在动手焊板子之前，先把仿真模型做扎实。这一步做足了功夫，后面上硬件的时候你会感谢当初的自己。另外，数字PFC一定要在离散域验证稳定性，这条已经救过我两次了。希望这篇总结能帮你少走一些弯路，把时间花在真正有价值的设计验证上。