企业官网建设流程全解析

很多人第一次在Orcad Capture里画完原理图，兴致勃勃打开Allegro，却卡在第一步：这个原理图到底怎么变成PCB？我在不少群里看到新手问“为什么导入网表没反应”“为什么封装找不到”“为什么页码重复报错”，其实这些问题大多不是Allegro难用，而是还没理解两个工具之间的信息传递方式。Orcad和Allegro虽然同为Cadence家族，但一个管逻辑，一个管物理，二者沟通靠的不是某种“万能图纸格式”，而是网表。我刚带项目那会儿，就是从一块STM32F103C8T6最小系统板加H桥驱动电路开始走这个流程的，跌跌撞撞踩了几天坑，后来把整套流程固定下来，基本没再翻过车。这篇文章就梳理一下Orcad原理图导入Allegro的完整链路、常见报错和每次必做的验证动作，适合刚接触Cadence流程、或者从AD/立创EDA切过来的硬件工程师。

1. 网表才是Orcad和Allegro之间真正的“翻译官”

1.1 三种网表传递方式，为什么多数团队押注第一方网表

Orcad和Allegro之间传递数据，常见路径有三条：第三方网表、第一方网表、以及Capture与Allegro之间的交互式联动。很多人一上来就找“能不能直接导入.dsn”，答案是不能，Allegro根本不认识.dsn文件，它只认网表数据。

第三方网表，例如用Capture导出成其他EDA工具通用的格式，再手动转成Allegro能读的格式，这种方式兼容性最好，但属性信息损耗严重。元件位号、网络名称能保留，但Device信息、约束属性、库关联这些接近裸奔，导入后经常出现封装名错乱、位号重复、属性丢失的情况。除非你要跨工具链（比如公司以后要转PADS），否则没必要一开始就走第三方网表。

第一方网表，这是Cadence最推荐的路径。在Capture里生成网表文件，Allegro直接通过File -> Import -> Logic读取，整个过程有专门的报告文件记录错误和警告。它的优势是原生支持位号、Device、封装、网络属性完整传递，而且之后原理图修改了，重新导入一次就能做增量更新，PCB上已经摆好的元件不会被打乱。

还有一种是交互式联动，也就是Intertool Communication，Capture和Allegro同时打开，选中原理图的元件，PCB里同步高亮。但它不是网表导入，更多是辅助定位用的，不能替代真实的网表传递。

我给新人的建议很简单：只要你的工具链是Orcad加Allegro，就老老实实用第一方网表，别折腾第三方格式，省下来的时间用来处理库匹配问题更值。

1.2 一张网表里装了什么：Component、Net、Device、Package

理解网表内容，比记操作路径重要得多。Allegro读入网表之后，看到的不只是一堆连线关系，而是一套数据库记录，可以拆成四个核心概念看：

Component是位号单元，就是R1、C3、U2这些具体器件。每个Component必须有一个唯一的Reference Designator，如果原理图里有两个R1，导入时就会冲突。

Package是指物理封装，比如0805、SOP-8、QFN-48。这里容易出问题的地方在于，原理图里看的是引脚符号，Allegro里看的是焊盘和丝印，二者靠PCB Footprint属性关联。你在Capture里给元件填的“PCB Footprint”值，必须能在Allegro的库路径下找到同名封装。

Device则更像一个分类档案，描述了这个器件是什么东西，比如“10K电阻”“STM32F103C8T6”“H桥驱动芯片”。它由原理图元件的Value或Part Number合并而来，Allegro用它做元件清单和逻辑分类。

Net就是网络关系，对应原理图里所有连线。Allegro拿到Net名单之后，会为每个网络生成飞线，摆在PCB画布上供你布局布线。

用一个生活化的比喻：原理图相当于公司组织结构图，位号是工牌号，Device是岗位职能，Package是人的体貌特征，Net是工作关系网。Allegro拿到网表后，不是替你画板，而是把这张组织架构信息全建好档，等你在画布上安排工位。

这个过程的具体路径可以串成一条线：Capture创建网表文件 -> Allegro执行Import Logic -> 数据库重建 -> 生成netrev报告。后面所有报错，基本都出在这条链路的四个环节上。

2. 动手导入前，先把库和工程环境收拾齐整

2.1 Allegro的库路径与Orcad封装名必须是一套组合拳

新手最容易卡死的环节不是导入动作本身，而是封装库对不上。你从Stm32F103C8T6核心板工程转过来，原理图里每个电阻电容都填了PCB Footprint，比如R0402、C0603，但Allegro打开库路径后根本找不到这些名字，导入时直接报“Package not found”。

Allegro的库路径设置在Setup -> User Preferences -> Design Paths里，关键是padpath和psmpath两个变量。padpath指向焊盘文件所在的目录，psmpath指向封装符号文件目录。多个库目录用分号隔开，软件搜索时按顺序找，一旦在某个目录找到匹配项就停止。我一般把公司标准库放在最前面，项目自建库放后面，避免多个同名封装时读到旧版本。

配置库路径有两个方式，一个是图形界面里直接加，另一个是用环境变量。环境变量方式更适合团队协作，比如在系统变量里定义一个PAD_PATH，再在Allegro的padpath里填入$(PAD_PATH)，这样换电脑或换服务器，只需要改一处环境变量。

库匹配还有一个很阴的坑：Allegro的Symbol Name有31字符限制，而Orcad的PCB Footprint属性可以填很长。如果你封装名写成了SOP-8_0.65mm_EP_4.5x3.5mm这种超长名称，Allegro读入时会自动截断，自然找不到封装。解决办法是封装命名控制在31字符以内，大小写也尽量统一。不同操作系统下Allegro对大小写的敏感度不一样，Windows下DIP8和dip8可能被视为同一文件，但一旦工程放到Linux服务器上跑，就变成两个名字，直接找不到。我现在的做法是库文件名全小写，Word规范里写明“一律小写”，从源头消灭这类差异。

还有一个建议：在导出网表前，用Excel整理一张BOM表，把原理图里所有元件的Reference、Value、PCB Footprint列出来，和Allegro库目录里的文件清单做一次比对。这一招在元件量超过一百个时特别管用，比导入后逐个看报错快得多。

2.2 页码重复与位号锁定：原理图侧的“纪律问题”

很多人遇到orcap-11010这个报错，信息是“有2张或以上原理图页面，Page Number都设成了1”。这个问题十有八九来自复制页面后忘了改页码，或者一个工程拆成多个Schematic Folder后，每个Folder下都有自己的第1页，而Orcad的页码体系是全局统一的，不允许出现两个第1页。

排查方法很简单：在Project Manager窗口的Pages标签下，逐页查看页码。右键页面可以编辑Page Number，把它改成不重复的值即可。有些老工程页面特别多，一页页改太累，可以直接导出Cross Reference报告，把所有页码列出来，一眼就能看到哪些重复。

位号锁定是另一个高频需求。很多人画板时，某些器件的位号已经和结构、模具或者客户对过一遍，不希望重新编号时被Annotate打乱。做法是选中这些器件，右键Edit Properties，然后在表格里增加一个User Assigned列，把对应的值设为True。之后再执行Tools -> Annotate时，Action选择Incremental reference update，Scope按照你的需要选Selection或All，这些被标记的器件就不会被重排了。

注意一点，很多工程默认的Annotate动作是Unconditional reference update，这个动作会把所有元件从头重新编一遍。如果只想让新加的元件补号，必须选Incremental，否则整个位号表会乱掉，PCB上的丝印和原理图对不上，后面回注又是一堆事。

2.3 Instance与Occurrence：老工程“source part和package有差异”的根源

网上有人搜“orcad原理图分离器件source part和package有差异”，我猜大概率遇到的是Instance和Occurrence属性的问题。Cadence的Capture同时维护两套属性，Instance是元件在库里的“定义实例”，Occurrence是同一个元件在图纸中多次“出现”的记录。老工程从Orcad 9.x迁移过来时，Occurrence属性经常和Instance属性不一致，导致同一个位号在网表里出现两次，或者同一个封装被识别成两个不同Device，导入Allegro后元件数量直接翻倍。

处理方式分两步。第一步，在Capture左下角视图切换里选择Instance视图，让所有元件的Reference、Value、Footprint都以Instance属性为准。第二步，如果工程里已经有大量残留的Occurrence属性，建议干脆新建一个空白工程，用File -> Import把旧的.dsn导进来，让软件重新构建Instance体系，这比手工清理Occurrence属性靠谱得多。

顺带说一句，如果遇到导出网表时报“Part has different source part and package”，多数时候也是这类问题，先做一次Annotate的Instance模式重排，再检查库文件里symbol的pin count和封装是否一致，最后再导网表。

3. Capture导网表的设置项与典型翻车场景

3.1 Create Netlist面板中最关键的三项配置

原理图整理好之后，终于到了导出网表的环节。在Capture里，老版本路径是Tools -> Create Netlist，新版本在File -> Export -> Netlist（或者Capture TI），本质是同一个对话框，别被菜单位置变化搞晕。

弹出的Netlist对话框里有三件事必须确认。第一，Format要选Allegro，而不是Others或其他格式，只有选Allegro才会生成第一方网表文件。第二，Netlist File可以自定义名字，一般用工程名，方便后面到Allegro里识别。第三，确认作用范围是整个设计，有些版本允许只导出选中页面，如果默认选了Selection，会导致大量网络缺失，导入Allegro后飞线少了一大半，你还不知道哪儿丢了。

导出成功后，会在你指定的目录生成一个.dat文件，同时有一个.log文件。如果导出阶段就报错，先看.log文件，绝大多数原理图层面的问题在这一步就能被发现。比如前面说的页码重复，就是在这里爆出来的。

还有一个细节值得提：工程路径里尽量别有中文和空格。Orcad导出的网表文件路径如果包含中文，Allegro读取时偶尔会报路径错误，这种问题排查起来非常费时间。我现在的习惯是项目目录一律英文，包括各个子文件夹。

3.2 导出前的DRC检查，很多时候省掉一次返工

我见过不少工程师，原理图画完立刻导网表，然后到Allegro里看一堆飞线缺失，折腾半天才发现是原理图里电源网络分成两截。所以现在每次导出前，我都会跑一次Tools -> Design Rules Check，重点看三类问题。

第一类是Off-Page Connector不配对。多页原理图里，A页的某个网络通过Off-Page Connector跳到B页，如果两张页里连接器名字不一致，哪怕只是大小写不同，软件也会认为它们是两个网络。最常见的就是VBAT和Vbat并存，到Allegro里就变成两个Net，功率网络直接断开。第二类是Power符号和Net Alias混用。比如H桥驱动电路里，VMOTOR这个网络在一页用Power符号标注，在另一页却用Net Alias标注，且名字有细微差别，同样会分割网络。我的建议是全局统一用Power符号，跨页连接统一用Off-Page Connector，且所有网络名在一个命名规范下管理。第三类是单端网络和悬空引脚。DRC报出的Warning里，Single Node Net这类需要仔细看，如果是芯片的NC引脚，忽略没问题；如果是某个电源引脚没接，那就是真问题。

跑完DRC后，如果Warning多到几十上百条，不要抱着“反正能导出”的心态硬导。先花半小时把网络完整性问题清零，后面在Allegro里的痛苦会少很多。

3.3 导出PDF搜不到位号这种小事，背后是字体和打印设置

有段时间我特别郁闷，从Orcad X Professional导出的原理图PDF，用PDF阅读器Ctrl+F搜R1、C1，什么都搜不到，只能肉眼在一堆图纸里找位号。后来发现不是软件坏了，而是导出方式把文字光栅化了，PDF里只留下图形轮廓，没有文本信息。

这个问题出在两个地方。一个是导出方式，建议直接用File -> Export -> PDF，而不要去Print对话框里选虚拟打印机。另一个是字体设置，Orcad的文本有TrueType和Stroke Font两种，Stroke Font输出到PDF时容易被转成曲线或图片，导致不可搜索。把原理图模板里的字体统一改成TrueType，并在导出PDF时勾选嵌入字体，基本就能解决。

验证方法很简单，导出后用Ctrl+F搜一个肯定存在的位号，如果能搜到，说明文字信息保留完整。这个方法对后续审查和贴片厂沟通特别有用，搜不到位号的PDF，本质上就是一张张图片，价值大打折扣。

4. Allegro端Import Logic：读log、看报告、定位报错

4.1 Import Logic对话框的设置与执行

网表生成好了，接下来进入Allegro侧。在PCB Editor里，路径是File -> Import -> Logic，弹出对话框。这里的Logic Type要选Cadence，表示读取第一方网表，然后指定前面导出的.dat文件。

这个对话框里还有一个Import Directives选项，对应的是约束规则文件，和网表本体是两码事。新手有时候会把约束文件误当成网表导入，结果元件一个没进来，只有一堆约束规则。我一般建议第一次导入时，只勾选网表导入项，先把元件和网络搞进来，约束规则后面单独处理。

导入执行后，Allegro会弹出一个report窗口，这就是netrev报告。如果原理图工程比较大，导入时间可能从几十秒到几分钟不等，期间不要频繁点击界面，让它跑完。导入成功后，Allegro会在画布上重建数据库，元件并不会自动摆好，而是以未放置状态存在，下一步需要你手动Place或Quickplace。

顺便说一下，很多人在这一步问“为什么导入网表后什么都没看到？”其实是还没有执行Place命令，元件还没被放到画布上，不是导入失败。先检查报告里的完成状态，再决定要不要重导。

4.2 从netrev报告里快速定位三类错误

netrev报告是整个导入过程的“黑匣子”，所有问题的答案都在里面。报告打开后，直接Ctrl+F搜ERROR，从第一条错误开始看，逐条解决。

最常见的错误类型有三类。第一类Device not found，报错信息里会带上具体位号，比如“Device 'R_0402' not found”，意思是Allegro在库路径里找不到这个Device。处理方法先回到Capture，看这个元件Value属性值是什么，再检查Allegro的psmpath和padpath里是否有对应符号。第二类Package not found，指向物理封装缺失，这时候要用Allegro的Symbol Editor单独打开封装文件验证，看是封装不存在，还是封装内部引用的焊盘缺失。第三类是Pin mismatch，封装存在但引脚数量和原理图符号对不上，比如一个8脚芯片的封装实际只有6个焊盘，这种一般是建库时粗心造成的。

下面这个表格总结了我常用的排查路径，可以直接照着操作：

这里说一个我踩过的坑：有时候报错指向的位置号并不是真正的错误源头，而是前面某个元件的封装错误导致Allegro在处理网络时连锁报错。所以建议从第一条ERROR开始修，修完重新导入，再继续排查，不要同时改一堆东西，否则你根本不知道哪个修改起了作用。

4.3 关于不弹Product Choice等环境问题的快速处理

网上常有人问“Allegro 17.4版本打开brd文件时，没有弹出Allegro PCB Designer Product Choice怎么办”。这个弹窗本质是让用户选择哪种产品模式来打开文件，一般是Allegro PCB Designer物理版、Allegro PCB Designer L（简化版）之类。不弹窗通常有两种原因：一是系统环境变量里CDS_LIC_FILE同时指向了多个License，产品选择被强制绑定；二是之前的会话记住了上次的选择。

解决思路很简单，在Windows命令行里输入switchrelease并回车，会重新弹出产品选择界面，手动切到Allegro PCB Designer即可。如果切了没效果，检查环境变量，把CDS_LIC_FILE只保留当前版本对应的License路径，然后重启Cadence程序。

另外一个和版本相关的坑是“orcad和allegro不能关联”。如果你用Capture 17.4去配Allegro 16.6，两者版本差太远，第一方网表的字段格式可能不兼容，最典型的表现是导入时提示无法识别文件。这种情况下要么统一版本，要么退而求其次改用第三方网表。尽量避免两个工具版本跨代太远，这是Cadence生态里最容易埋雷的地方。

5. 网表导入成功后，从验证到开layout的正确姿势

5.1 怎么验证网表真的完整：元件数量、飞线、网络名三连看

网表导入完成后，先别急着布局，花几分钟做一遍三连验证，能省掉后面一大半返工。

第一看元件数量。打开netrev报告的结尾，里面会列出Component数量、Net数量。拿这个数和原理图BOM核对，多一个少一个都得查。元件数量不对，最常见原因还是Occurrence/Instance属性问题，回到原理图检查。

第二看飞线。执行Place -> Quickplace，把所有元件先快速撒在画布上，然后放大看网络飞线。如果某些元件的Pin没有飞线出来，说明网络没连上；如果出现孤立的飞线悬空，说明网络属性异常。这一步能直观暴露原理图里Net Alias和Off-Page Connector的问题。

第三看关键网络。用Display -> Highlight，输入几个核心网络的名称，比如STM32F103C8T6核心板的3.3V、GND，或者H桥电路的VMOTOR，看这些网络是否正确跨接所有相关Pin。功率网络和高频网络尤其要重点查，因为它们直接影响硬件能不能跑起来。

这一步做完，确认飞线关系符合原理图预期，再开始布置板框、摆放器件、设置约束，才是正确的顺序。顺序反了的话，摆到一半发现网络不对，整个布局推倒重来，太伤。

5.2 板框从DXF进Allegro：单位换算与层映射

网表验证通过后，第一件事是建板框。板框一般来自结构工程师的DXF文件，在Allegro里用File -> Import -> DXF导入。

DXF导入最容易翻车的地方是单位。CAD图纸常用毫米，Allegro默认单位有时候是mil。1 mm约等于39.37 mil，如果你在导入时把单位选错，整块板子会被放大或缩小到原来的39倍多，刚开始没发现，等摆完元件结构一比对，才发现尺寸完全对不上，全部白干。我的习惯是导入前先问结构工程师图纸用的什么单位，如果是毫米，DXF导入对话框里就明确选择Millimeter。

导入时还要注意图层的映射，DXF里的实体可能分布在多个层，需要把外形线映射到Allegro的Board Geometry/Outline层，把安装孔、螺丝孔位置映射到Drill或Mechanical层。映射完一定要用Dimension命令量一下关键的螺丝孔间距，和原始DXF对一遍，确认尺寸没错再继续。

顺便说一句，如果你需要反向操作，把Allegro里的板框导出成DXF给结构工程师，路径是File -> Export -> DXF，同样要注意单位设置，以及要选择正确的层导出，不要整个Visibility都打开，不然文件巨大还难用。

5.3 位号回注、坐标输出与设计规则初配

元件摆放到位、板框确认无误后，就要开始处理位号同步和输出文件了。很多项目是PCB端调整位号位置后要回注到原理图，这时需要在Capture里执行Tools -> Backannotate，选择Allegro格式，软件会读取Allegro导出的数据，把新的位号信息同步回原理图。在PCB端不要手动乱改位号，如果你确实需要重新编号，用Logic -> Assign RefDes做全局重排，再走回注流程，否则两边会越改越乱。

坐标文件是给贴片厂用的，在Allegro里用File -> Export -> Placement输出即可，里面包含每个元件的位号、中心坐标、旋转角度、所在层等信息。输出前确认原点位置是你和贴片厂约定好的板框左下角还是原点，否则坐标会对不上。我在实际项目里每次导入网表后都会导出一次Placement作为基线，后面原理图更新了再重新导，方便追溯版本差异。

设计规则初配也是导入后尽快做的事。打开Setup -> Constraints -> Constraint Manager，先设置默认的线宽、线距、过孔规则。比如对于STM32F103C8T6这类MCU板，电源网络线宽可以放宽到0.3mm或更宽，普通信号线设成0.15mm就够用，但不同PCB厂家的工艺能力不一样，要和板厂确认最小线宽线距。走线角度这里顺便提一句，Allegro原生没有一键禁止90°走线的开关，我一般通过布线时的Route设置里把Line Lock选成45度，从源头上避免直角；后期要检查的话，用Report或自己写SKILL扫描Cline段的夹角，也能查出来。

网上还有一个高频问题“Allegro无用焊盘不能去除为什么”，很多人布完线想删掉某些过孔，点了Delete却没反应，通常不是软件坏了，而是Find Filter里没有勾选Vias，或者你只是删掉了一部分网络但焊盘还连着地铜。删除前先打开Find面板，只勾Vias，再框选区域，基本都能删掉。这种小问题虽然和导入流程无关，但每次从网表导入开始做新板子时总会遇到一两次。

我在实际项目里的习惯是，每次导入网表后都把netrev报告存一份带日期的副本放到项目目录的production文件夹里，然后立刻导出一版Placement坐标作为基线。后续无论原理图改多少版，都能清楚地看到哪些元件是新加的、哪些位号变了，结构那边要文件也能快速拿到最新的。这套流程固定下来之后，Orcad导入Allegro对我而言就是一个十分钟的常规动作，真正需要花心思的永远是库的规范性和原理图阶段的纪律性。希望这篇梳理能帮你跳过一些我当年踩过的坑。