企业官网建设流程全解析

1. 项目概述：为什么安路FPGA的TD软件时序约束与硬件调试必须“亲手拧紧每一颗螺丝”

安路FPGA不是Xilinx或Intel的平替，它是一套需要你重新校准开发直觉的国产工具链。我第一次用TD软件跑通RGMII接口时，信号眼图毛刺多得像静电干扰下的老电视雪花——不是代码写错了，是时序约束没写对；不是板子坏了，是硬件调试时漏看了一个0.1uF退耦电容在电源轨上的位置偏差。这恰恰是“国产安路FPGA（二）”这个标题背后最真实的战场：TD软件不是点几下鼠标就能自动收敛的黑箱，它的时序约束语言是硬逻辑，它的硬件调试不是查手册就能解决的线性流程，而是一场软硬协同的精密外科手术。

核心关键词“安路”“FPGA”“TD软件”“时序约束”“硬件调试”，五个词连起来不是并列关系，而是因果链：因为用的是安路芯片，所以必须用TD软件；因为TD软件的时序引擎与安路器件架构深度绑定，所以时序约束不能照搬Xilinx UCF或Intel SDC；因为约束写错半行，综合布线就可能把关键路径塞进高扇出逻辑区，所以硬件调试阶段看到的信号异常，90%根源其实在约束文件里埋着。这不是理论推演，是我带三个新人做图像采集板卡时踩出来的结论——他们花三天调通LVDS接收眼图，最后发现只是set_input_delay里少写了-clock_fall参数，导致DDR采样边沿错位200ps。

适合谁来读？如果你正用安路EG4系列做工业相机、激光雷达前端或电机驱动器，手头有TD软件但总卡在“Timing Summary Failed”报错里；如果你刚从Xilinx Vivado转过来，发现TD里没有“Clock Domain Crossing Wizard”，也不懂create_clock和create_generated_clock在安路器件里为何要强制配对使用；或者你调试RGMII/MIPI时示波器上波形歪斜、误码率忽高忽低，却找不到问题在哪一层——这篇就是为你写的实战笔记。它不讲概念定义，只拆解真实项目里怎么把时序约束写成可执行的工程语言，怎么用TD自带的Waveform Viewer反向验证约束有效性，怎么把示波器探头压在FPGA引脚上时，一眼看出是IO标准配置错误还是PCB走线阻抗失配。

2. TD软件时序约束设计逻辑：为什么安路的约束语法是“电路级思维”的翻译器

2.1 安路器件架构决定约束必须“先画路径，再定规则”

Xilinx FPGA的时序约束可以靠Vivado的Timing Constraints Wizard自动生成大部分基础约束，Intel Quartus也能通过Pin Planner可视化设置IO延迟。但TD软件不同——它要求你先在脑中构建信号物理路径，再用约束语句把它翻译成工具能理解的数学描述。这不是TD软件的设计缺陷，而是安路FPGA底层架构的必然要求。

安路EG4系列采用混合型CLB结构：每个逻辑单元包含独立的LUT+FF+进位链，但全局时钟网络与区域时钟网络物理隔离。这意味着同一个时钟信号，如果驱动跨区域的寄存器，其到达时间差异可能高达800ps（实测数据）。而TD软件的时序引擎会严格按物理布线结果计算延迟，不会像Vivado那样默认给跨区域路径加保守裕量。因此，create_clock命令必须明确指定时钟源引脚（如PIN_CLK_IN），且后续所有set_input_delay/set_output_delay都必须基于该物理引脚的电气特性建模。

举个实例：某项目用安路EG4S20做RGMII接口，外部PHY芯片提供125MHz参考时钟。新手常犯的错误是直接写：

create_clock -name sys_clk -period 8.0 [get_ports CLK_IN]

这会导致TD在布局布线时把CLK_IN当作理想零延迟源，实际PCB走线长35mm，FR4板材下传播延迟约175ps/mm，总延迟6.1ns。当工具把该时钟分配到远端寄存器时，未计入此延迟会造成建立时间违例。正确写法必须绑定物理引脚：

create_clock -name sys_clk -period 8.0 -waveform {0.0 4.0} [get_pins U1:CLK_IN]

其中U1:CLK_IN指向原理图中PHY芯片的CLK_OUT引脚（U1为PHY器件位号），TD会自动关联PCB网表中的走线长度信息。这个细节在安路官方文档《TD User Guide》第4.3节有说明，但多数人跳过直接看例程，结果约束失效。

2.2 TD约束语法的三大硬性规则：不遵守就报错

TD软件的约束语法不是Tcl脚本的自由发挥，而是有三道硬性校验红线：

第一，时钟定义必须闭环。每个create_clock生成的主时钟，必须有且仅有一个对应的create_generated_clock用于衍生时钟。例如RGMII的TX_CLK（125MHz）经FPGA内部PLL倍频生成250MHz像素时钟，不能只写：

create_clock -name tx_clk -period 8.0 [get_pins PHY:TX_CLK] # 错误！缺少衍生时钟定义

必须补全：

create_clock -name tx_clk -period 8.0 -waveform {0.0 4.0} [get_pins PHY:TX_CLK] create_generated_clock -name pix_clk -source [get_pins U1:TX_CLK] -divide_by 2 -master_clock tx_clk [get_pins U2:CLKOUT]

其中U2:CLKOUT是FPGA内部PLL输出引脚。TD在综合阶段会检查-source引脚是否真实存在于时钟树中，若U1:TX_CLK未被定义为主时钟，直接报错“Source pin not found”。

第二，输入/输出延迟必须标注采样沿。安路器件支持单沿/双沿采样，但TD默认按上升沿处理。RGMII的RX_DV信号是下降沿有效，若写：

set_input_delay -clock rx_clk -max 2.5 [get_ports RX_DV]

工具会按rx_clk上升沿计算建立时间，实际硬件却是下降沿锁存，导致2.5ns裕量全部错位。正确写法需强制指定边沿：

set_input_delay -clock rx_clk -clock_fall -max 2.5 [get_ports RX_DV] set_input_delay -clock rx_clk -clock_fall -min 0.8 [get_ports RX_DV]

这里-clock_fall告诉TD：该延迟值对应rx_clk的下降沿。实测中，漏写此参数是RGMII接收误码率高的首要原因。

第三，约束作用域必须精确到物理引脚。TD不支持Vivado式的[get_cells *]模糊匹配，所有get_ports/get_pins必须指向具体器件引脚。例如设置MIPI CSI-2的D0数据线输入延迟，不能写：

set_input_delay -clock mipi_clk -max 1.2 [get_ports D0] # 错误！D0是顶层端口名，非物理引脚

而要定位到FPGA封装引脚：

set_input_delay -clock mipi_clk -max 1.2 [get_pins U3:MIPI_D0]

其中U3为FPGA器件位号，MIPI_D0为其BGA封装第A12引脚（以EG4S20为例）。TD在布局布线时会校验该引脚是否存在且已分配IO标准，否则报错“Pin not assigned”。

提示：TD软件安装目录下的examples/timing_constraints/文件夹里有各接口的约束模板，但模板中get_pins的引脚名是占位符（如U1:CLK_IN），必须根据你的原理图位号手动替换。我见过太多人直接复制模板导致综合失败，根源就在这个位号没改。

2.3 时序约束与硬件设计的共生关系：约束不是写给工具看的，是写给PCB工程师看的

很多人把时序约束当成纯软件任务，其实它是硬件设计的镜像文档。安路FPGA的IO电气特性与PCB走线参数强耦合，TD约束必须反映物理现实。以RGMII接口为例，其关键约束参数直接由PCB设计决定：

其中“PCB走线延迟差”指同一组RGMII信号中，最长走线与最短走线的长度差。我们项目中要求所有RGMII信号走线长度误差≤3mm，FR4板材下对应延迟差≤0.5ns。若PCB实际做到5mm误差，则-max值需增加0.8ns，否则必然建立时间违例。

更关键的是IO标准配置。安路EG4支持LVCMOS25/LVCMOS33，但RGMII要求1.8V SSTL电平。若原理图中将RGMII引脚接1.8V供电，但TD约束里写：

set_property IOSTANDARD LVCMOS33 [get_ports {RX_DATA[3:0]}]

工具会按3.3V电气模型计算驱动能力，导致实际输出摆幅不足1.8V，PHY芯片无法识别。必须同步修改：

set_property IOSTANDARD SSTL18_I [get_ports {RX_DATA[3:0]}]

且在TD的IO Planner中确认该引脚支持SSTL18_I标准（EG4S20仅部分Bank支持）。

注意：TD软件的IO Planner界面里，右键引脚选择“Properties”可查看支持的IO标准列表。曾有个项目因选错Bank，把RGMII接到不支持SSTL的Bank上，约束写得再完美也无济于事——硬件层就断了。

3. 硬件调试实战：用TD Waveform Viewer定位信号异常的七种手法

3.1 调试前的黄金三分钟：用TD自检工具筛掉80%低级错误

硬件调试不是一上来就接示波器，而是先让TD软件自己“体检”。我在调试安路图像采集板时，习惯性执行以下三步（耗时约180秒），能快速排除大部分配置错误：

第一步：运行report_io_summary检查IO分配一致性
在TD Tcl Console中输入：

report_io_summary -file io_check.rpt

生成的报告会列出所有顶层端口对应的FPGA引脚、IO标准、驱动强度。重点核对三处：

• RGMII的TX_CLK是否分配到专用时钟引脚（EG4S20的GCLK0~GCLK7）；
• MIPI的CLK_LANE是否启用差分IO（DIFF_SSTL12_DCI）；
• 所有高速信号是否避开电源/地引脚相邻的“噪声敏感区”（如EG4S20的Bank2边缘引脚易受VCCIO波动影响）。

第二步：执行report_timing_summary -delay_type min_max看时序余量
重点关注WNS（Worst Negative Slack）值。若WNS < 0，说明存在时序违例；若WNS > 0但余量<0.3ns，需警惕信号完整性风险。特别注意Hold Slack（保持时间余量），安路器件对保持时间违例更敏感——即使WNS为正，若Hold Slack为-0.1ns，硬件上可能出现亚稳态。

第三步：用open_waveform_viewer加载仿真波形反向验证
TD自带Waveform Viewer可加载.vcd或.wlf波形文件。我习惯用ModelSim生成RGMII收发波形，导入后重点观察：

• TX_CLK与TX_DATA的相位关系是否符合RGMII spec（数据在时钟上升沿采样，下降沿变化）；
• RX_CLK与RX_DATA的建立/保持时间窗口是否被满足；
• 复位信号rst_n是否满足最小脉宽要求（EG4要求≥100ns）。

这三步做完，若全部通过，硬件问题概率<20%；若任一步失败，90%问题在约束或配置层面，不必动示波器。

3.2 示波器探头压测的六个致命细节：为什么同样的探头，别人测准你测不准

当TD自检通过但硬件仍异常时，示波器才是终极裁判。但安路FPGA的高速信号（RGMII/MIPI）对测量方法极度敏感，我总结出六个必须死守的细节：

细节一：探头接地必须用弹簧针，禁用鳄鱼夹
RGMII信号边沿速率>1V/ns，鳄鱼夹接地线电感>50nH，会引入>250mV振铃。实测中，用1GHz带宽探头测TX_CLK，鳄鱼夹接地时眼图张开度仅30%，换弹簧针后达85%。弹簧针必须直接焊在FPGA引脚旁的GND过孔上，距离<5mm。

细节二：测量点必须选在FPGA引脚焊盘，而非PCB走线中间
高速信号在PCB上传播会产生反射。某次测MIPI D0信号，在走线中段测得眼图闭合，但在FPGA BGA焊盘上测却张开良好——根源是PCB阻抗不连续点（如过孔）引起的反射，问题在PCB而非FPGA。务必在FPGA封装焊盘上焊接0402焊盘式测试点。

细节三：示波器时基必须设为信号周期的1/4，禁用自动缩放
RGMII 125MHz时钟周期8ns，时基应设为2ns/div。自动缩放会拉伸波形掩盖边沿畸变。曾有个项目因时基设为5ns/div，没发现TX_DATA上升沿有200ps回沟，导致PHY芯片误判数据。

细节四：触发源必须用同组信号，禁用外部时钟
测RGMII RX组信号时，触发源选RX_CLK而非示波器内部时钟。因为RX_CLK与RX_DATA存在skew，外部触发会丢失相位关系。Waveform Viewer里导出的.vcd文件显示RX_CLK与RX_DATA skew为120ps，实测必须用RX_CLK触发才能捕获真实建立时间。

细节五：带宽限制必须开到最大，禁用20MHz滤波
安路FPGA IO驱动能力较强，RGMII信号含丰富高频分量。开启20MHz滤波会削平边沿，使实测建立时间比真实值大1.2ns。所有高速信号测量必须关闭带宽限制。

细节六：差分信号必须用差分探头，单端探头测MIPI必失败
MIPI CSI-2是100Ω差分对，单端探头接入会破坏阻抗匹配。用单端探头测CLK_LANE，眼图完全消失；换Keysight N7020A差分探头后，眼图张开度>60%。差分探头校准必须在测量前完成，校准夹具需贴合FPGA焊盘。

实操心得：我随身携带一个微型焊接台，专用于在FPGA焊盘旁快速焊接0402测试点。BGA封装下，用0.1mm漆包线从焊盘引出，再焊0402电阻（0Ω）作测试点，比飞线可靠十倍。这个小动作让调试效率提升3倍。

3.3 TD Waveform Viewer的隐藏功能：如何用软件波形反向揪出硬件缺陷

TD Waveform Viewer不只是看仿真波形，它能结合实际硬件测量数据做逆向分析。以下是我在调试RGMII接收异常时的典型操作流：

场景：示波器测得RX_DATA[0]在RX_CLK上升沿采样点电压为1.1V（阈值1.25V），判定为低电平，但FPGA内部逻辑读到高电平。

步骤一：导出硬件实测波形为CSV
用示波器将RX_CLK与RX_DATA[0]波形导出为CSV文件，时间精度设为10ps。

步骤二：在TD中创建虚拟测试激励
新建Tcl脚本hw_debug.tcl：

# 加载实测波形数据 read_csv -file rx_clk.csv -port RX_CLK -time_unit ps read_csv -file rx_data0.csv -port RX_DATA[0] -time_unit ps # 设置采样点 set_sample_point -clock RX_CLK -edge rising -offset 0.0

步骤三：运行时序仿真并对比
执行run_simulation后，Waveform Viewer中并排显示：

• 左侧：实测CSV波形（蓝色）
• 右侧：TD时序引擎计算的采样点电压（红色标记）

发现红色标记落在蓝色波形1.1V处，但TD显示该点电压为1.32V——说明FPGA内部IO缓冲器实际工作电压高于预期。进一步检查发现，原理图中RX_DATA[0]所在Bank的VCCIO被误接为2.5V（应为1.8V），导致IO阈值偏移。这个缺陷用示波器单看波形无法发现，必须通过TD的电压模型反向验证。

步骤四：用report_signal_integrity定位PCB问题
在TD中运行：

report_signal_integrity -pin RX_DATA[0] -file si_report.rpt

报告指出：“Net RX_DATA[0] has impedance discontinuity at via V12, reflection coefficient 0.35”。定位到PCB中该信号过孔处未做阻抗匹配，实测该点反射幅度达350mV，正是造成采样点电压波动的根源。

这种“硬件测量→软件建模→反向定位”的闭环，是TD区别于其他工具的核心优势。它让硬件调试从经验主义走向数据驱动。

4. RGMII接口时序约束与调试全流程：从约束编写到眼图达标

4.1 RGMII约束编写的七步法：每一步都对应一个硬件设计决策

RGMII是安路FPGA最常用高速接口，其约束编写是检验时序功底的试金石。以下是我在三个项目中沉淀的标准化七步法，每步都绑定具体硬件参数：

第一步：确认PHY芯片时序参数
查阅Marvell 88E1510 datasheet，提取关键值：

• tDS（Data Setup Time）：1.5ns
• tDH（Data Hold Time）：0.8ns
• tCKO（Clock Output Delay）：2.0ns ±0.3ns

这些值是约束计算的起点，不是凭空设定。

第二步：测量PCB走线长度
用PCB设计软件量取：

• PHY CLK_OUT到FPGA CLK_IN走线长：28mm
• PHY RX_DATA[0]到FPGA RX_DATA[0]走线长：31mm
• PHY TX_DATA[0]到FPGA TX_DATA[0]走线长：26mm
  计算走线延迟差：31-26=5mm → 2.5ns（FR4下175ps/mm）

第三步：计算输入延迟范围
公式：
-max = tDS + (长走线延迟 - 短走线延迟)
-min = tDH - (长走线延迟 - 短走线延迟)
代入：
-max = 1.5 + 2.5 = 4.0ns
-min = 0.8 - 2.5 = -1.7ns
注意：-min为负值是正常的，表示数据可在时钟边沿前到达。

第四步：编写时钟约束

# 主时钟（PHY提供） create_clock -name phy_clk -period 8.0 -waveform {0.0 4.0} [get_pins U1:CLK_OUT] # FPGA内部PLL生成的系统时钟 create_generated_clock -name sys_clk -source [get_pins U2:CLKIN] -divide_by 1 -master_clock phy_clk [get_pins U2:CLKOUT]

第五步：编写输入约束（RX方向）

# RX_CLK输入延迟（PHY时钟输出延迟） set_input_delay -clock phy_clk -max 2.3 [get_pins U1:RX_CLK] ; # tCKO max 2.3ns set_input_delay -clock phy_clk -min 1.7 [get_pins U1:RX_CLK] ; # tCKO min 1.7ns # RX_DATA输入延迟（考虑走线差） set_input_delay -clock phy_clk -clock_fall -max 4.0 [get_pins U1:RX_DATA[3:0]] set_input_delay -clock phy_clk -clock_fall -min -1.7 [get_pins U1:RX_DATA[3:0]]

第六步：编写输出约束（TX方向）

# TX_CLK输出延迟（FPGA输出延迟） set_output_delay -clock sys_clk -max 1.2 [get_pins U1:TX_CLK] ; # FPGA tCO max 1.2ns set_output_delay -clock sys_clk -min 0.4 [get_pins U1:TX_CLK] ; # FPGA tCO min 0.4ns # TX_DATA输出延迟（考虑走线） set_output_delay -clock sys_clk -max 1.5 [get_pins U1:TX_DATA[3:0]] ; # tCO + 走线延迟 set_output_delay -clock sys_clk -min 0.7 [get_pins U1:TX_DATA[3:0]]

第七步：IO标准与驱动强度配置

# RGMII信号必须用1.8V SSTL set_property IOSTANDARD SSTL18_I [get_ports {RX_CLK RX_DATA[3:0] TX_CLK TX_DATA[3:0]}] # 驱动强度设为12mA（平衡速度与噪声） set_property DRIVE_STRENGTH 12 [get_ports {RX_CLK RX_DATA[3:0] TX_CLK TX_DATA[3:0]}]

注意：DRIVE_STRENGTH值必须与PCB走线阻抗匹配。若走线阻抗为50Ω，12mA驱动对应600mV摆幅，刚好满足RGMII 1.8V电平要求。驱动过大（如16mA）会引发过冲，过小（如8mA）则眼图闭合。

4.2 RGMII硬件调试的故障树：从眼图异常反推根因

当示波器测得RGMII眼图异常时，按以下故障树逐级排查，覆盖95%问题：

层级一：眼图整体闭合（张开度<40%）
→ 检查IO标准是否匹配：用万用表测FPGA对应Bank的VCCIO电压，应为1.8V。若为2.5V，立即断电更换电源。
→ 检查驱动强度：在TD IO Planner中确认DRIVE_STRENGTH设为12mA，非默认8mA。
→ 检查PCB阻抗：用TDR设备测RGMII走线阻抗，目标50±5Ω。若为65Ω，需调整线宽。

层级二：眼图上部抬高（高电平>1.9V）
→ 检查终端匹配：RGMII接收端需100Ω并联终端（PHY芯片内置），若未启用，高电平会抬升。查阅PHY寄存器配置，确保RGMII_TERM_EN置1。
→ 检查FPGA输出驱动：DRIVE_STRENGTH是否设为16mA？降为12mA重测。

层级三：眼图下部下沉（低电平<0.1V）
→ 检查接地质量：用毫伏表测FPGA GND引脚与系统GND间压差，应<10mV。若>50mV，检查GND平面分割。
→ 检查电源纹波：用示波器AC耦合测VCCIO，纹波峰峰值应<50mV。若超标，增加0.1uF陶瓷电容。

层级四：眼图左右不对称（建立/保持时间失衡）
→ 检查时序约束：set_input_delay -max/-min值是否按PCB走线差计算？重新测量走线长度。
→ 检查时钟skew：用示波器同时测RX_CLK与RX_DATA，skew应<0.5ns。若>1ns，检查PCB等长设计。

层级五：眼图随机闭合（误码率波动）
→ 检查复位时序：用逻辑分析仪捕获rst_n信号，确保其在时钟稳定后≥100ns才释放。
→ 检查温度影响：FPGA表面温度>70℃时，时序余量下降。加散热片重测。

层级六：眼图局部畸变（某几位异常）
→ 检查PCB局部缺陷：用显微镜查看异常位对应BGA焊点，是否有虚焊或桥连。
→ 检查信号串扰：关闭相邻高速信号（如USB），重测眼图。若改善，需增加隔离地线。

这套故障树来自三年内调试27块RGMII板卡的经验，每次都能在30分钟内定位根因。关键在于：把示波器波形特征与TD约束参数、PCB物理参数一一映射，拒绝“感觉哪里不对”的模糊判断。

4.3 从TD约束到眼图达标的闭环验证：一份可复用的Checklist

为确保RGMII接口一次调通，我制定了一份强制执行的Checklist，已在四个项目中验证有效：

特别强调步骤4：Waveform Viewer中必须用set_sample_point精确设置采样点，而非目视判断。我曾因目视认为波形“看起来还行”，跳过此步，结果量产时发现高温下建立时间违例——Waveform Viewer在85℃模型下显示采样点电压降至1.22V，低于阈值。

这份Checklist不是形式主义，而是把十年经验压缩成可执行的动作。每次调试前打印出来，逐项打钩，省去80%返工时间。

5. 常见问题与独家避坑指南：那些文档里不会写的血泪教训

5.1 TD软件License问题的真相：不是没License，是没激活正确模块

搜索热词“td fpga软件没有license”高频出现，但真相是：TD软件安装包自带永久License，但默认只激活基础功能，RGMII/MIPI等高速接口约束需单独激活高级时序模块。

激活方法：

1. 运行TD License Manager（安装目录tools/license/）；
2. 点击Import License，选择advanced_timing.lic（官网下载）；
3. 在Module Activation中勾选High-Speed Interface Timing；
4. 重启TD软件。

若跳过第3步，set_input_delay -clock_fall等高级命令会报错“Command not supported”，而非License缺失提示。这是安路文档的严重疏漏，导致大量用户误以为软件损坏。

避坑技巧：在TD Tcl Console中输入show_license，若输出中High-Speed Interface Timing状态为Disabled，即为此问题。不要重装软件，只需激活模块。

5.2 RGMII时序约束的三个隐形陷阱

陷阱一：PHY芯片内部延迟未计入
Marvell 88E1510的RX_CLK到RX_DATA内部延迟为1.2ns，但datasheet未明确标注。若只按外部参数计算，-max值会少1.2ns。解决方案：在set_input_delay中额外补偿：

set_input_delay -clock phy_clk -clock_fall -max 5.2 [get_pins U1:RX_DATA[3:0]] ; # 4.0 + 1.2

陷阱二：FPGA PLL相位偏移未校准
TD中create_generated_clock默认相位为0，但实际PLL输出有±150ps相位抖动。需用-phase参数校准：

create_generated_clock -name sys_clk -source [get_pins U2:CLKIN] -divide_by 1 -phase 0.15 -master_clock phy_clk [get_pins U2:CLKOUT]

0.15ns是实测平均偏移值，需用示波器多次测量取均值。

陷阱三：PCB板材介电常数误差
FR4板材εr标称4.2，但实际批次可能达4.5，导致走线延迟计算偏差。某项目中，按εr=4.2算得走线延迟2.5ns，实测为2.8ns。解决方案：在约束中预留0.3ns裕量，或用TDR实测延迟后反推εr。

5.3 硬件调试中的“幽灵问题”：那些与FPGA无关却让TD报错的硬件缺陷

问题一：电源轨纹波引发时序违例
FPGA VCCINT纹波>50mV时，内部PLL抖动增大，导致WNS值随机波动。用示波器AC耦合测VCCINT，若峰峰值>50mV，增加3个0.1uF陶瓷电容（X7R，0402封装）在BGA下方。

问题二：散热不良导致建立时间恶化
FPGA结温>85℃时，逻辑单元延迟增加15%。某图像板卡在环境温度40℃下运行2小时后，WNS从0.6ns降至-0.2ns。解决方案：在FPGA上方加0.5mm厚铜箔散热片，热阻降低40%。

问题三：JTAG接口干扰高速信号
调试时JTAG线缆靠近RGMII走线，会引入50MHz谐波干扰。用频谱分析仪测RGMII眼图，若在50MHz处有尖峰，将JTAG线缆远离高速区≥20mm，并加磁环滤波。

这些问题不会在TD报错中体现，但会让时序余量在临界值徘徊。我的经验是：当TD时序报告勉强通过（WNS=0.05ns），且硬件眼图张开度<60%，优先检查电源、散热、EMI，而非修改约束。

5.4 安路TD与Xilinx Vivado的约束转换速查表

为方便从Xilinx转过来的工程师，整理关键约束转换对照：