企业官网建设流程全解析

1. 为什么AD和Orcad文件导入PADS Logic总出问题

干了十几年硬件设计，换过好几家公司的EDA工具链，PADS Logic是我用得最顺手的一款原理图工具。但每次团队里有人从Altium Designer或者Orcad Capture转过来，第一件事就是找我帮忙处理文件导入的问题。说实话，AD和Orcad的工程文件直接往PADS Logic里拖，十有八九会出幺蛾子——要么元件符号丢了，要么网络标号全乱，要么引脚映射对不上。

这个问题的根源在于，这三款工具对原理图数据的底层描述方式完全不同。AD用的是自己的一套集成库体系，符号、封装、仿真模型绑在一起；Orcad走的是老牌EDA的路径，.olb符号库和.dsn原理图分开管理；PADS Logic则是Mentor Graphics（现在的Siemens EDA）那套逻辑，强调Part Type和PCB Decal的对应关系。三种数据模型之间的差异，导致直接导入时必然出现信息丢失或错位。

我写这篇东西的目的很明确：把AD和Orcad文件导入PADS Logic时最容易踩的坑一个个拆开讲清楚，然后给出经过实际项目验证的处理流程。不管你是刚转PADS的新手，还是用了几年但每次导入都靠运气的老手，下面这些内容应该都能帮你省下不少返工时间。另外，网表导出这块我也会重点讲，因为导入只是第一步，导出网表给PADS Layout做PCB才是真正决定项目能不能顺利推进的关键环节。

2. 导入前的准备工作：别急着拖文件

2.1 搞清楚你手里的是什么格式

很多人拿到一个原理图文件，看都不看后缀名就往PADS Logic里拖，这是最大的忌讳。AD的原理图文件后缀是.SchDoc，Orcad的是.dsn，PADS Logic自己的是.sch。这三种格式互不兼容，PADS Logic虽然提供了导入接口，但不同格式的导入路径和参数设置完全不一样。

先确认文件来源。如果是AD的.SchDoc，你需要通过PADS Logic的“File > Import”菜单，选择对应的Altium Designer导入器。如果是Orcad的.dsn，同样走Import，但要选Orcad Capture的导入选项。这里有个细节：PADS Logic不同版本对AD和Orcad的支持程度差异很大。我实测下来，PADS Logic VX.2.4之后的版本对AD 17及以下版本的兼容性最好，Orcad这边则是16.6和17.2比较稳。如果你用的是更老的PADS 9.5，导入AD文件基本靠运气，建议先升级工具版本。

还有一点容易被忽略：AD的工程文件（.PrjPcb）和单独的原理图文件（.SchDoc）导入效果不同。如果你手里有完整的工程文件，尽量用工程文件导入，因为PADS Logic可以从工程文件中提取更多上下文信息，比如元件与封装的对应关系。单独导入.SchDoc的话，封装信息大概率会丢。

2.2 在源工具里先做一轮清理

这个步骤很多人会跳过，但我要强调：在AD或Orcad里先把原理图清理干净，比导入后再修要省事十倍。具体做什么？

在AD里，先跑一遍“Project > Compile PCB Project”，看看Messages面板有没有报错。常见的错误包括重复的元件位号、悬空的网络标号、未连接的引脚。这些问题在AD里可能只是警告，但导入PADS Logic后会变成实打实的错误。然后检查所有元件的封装是否已经分配，没有封装的元件在PADS Logic里会变成没有PCB Decal的Part Type，后续导出网表时直接报错。

在Orcad里，先跑一遍DRC（Design Rules Check）。Orcad的DRC功能比AD的更细致，能查出单节点网络、输出引脚短接等问题。另外，Orcad的元件属性里有个“PCB Footprint”字段，确认这个字段都填好了。如果用的是Orcad Capture CIS，还要检查数据库连接是否正常，否则导入时元件信息可能不完整。

注意：清理阶段不要修改任何电气连接，只做检查和修正。导入前改连接，导入后出了问题你根本分不清是源文件的问题还是导入过程的问题。

2.3 准备好PADS Logic的库环境

PADS Logic导入外部文件时，需要把源工具的符号映射到PADS的Part Type上。如果你的PADS库是空的，导入过程会创建一堆临时Part Type，后续管理起来非常痛苦。我的做法是提前在PADS Logic里建好一个项目专用库，把常用的Part Type先建好，导入时让工具自动匹配。

具体操作：打开PADS Logic，进入“File > Library”，新建一个库文件（.pt9格式），然后把你项目里会用到的Part Type都建进去。建Part Type的时候，重点注意Pin Mapping要和源工具的符号引脚编号一致。比如AD里一个运放的引脚编号是1、2、3、4、5，PADS Logic的Part Type里也要对应上，否则导入后引脚会错位。

如果你不确定项目里会用哪些元件，可以先导入一次，让PADS Logic自动生成Part Type，然后把这些Part Type导出到一个新库里，再重新导入一次。这样虽然多花十分钟，但后续管理会清爽很多。

3. AD文件导入PADS Logic的完整实操

3.1 导入向导的关键参数设置

PADS Logic导入AD文件时，会弹出一个导入向导，里面有几个参数直接决定导入质量。我一个个说。

第一个是“Import Options”里的“Convert Designators”。这个选项控制是否保留AD里的元件位号。默认是勾选的，建议保持勾选。如果你取消勾选，PADS Logic会重新编号，后续跟PCB对不上就麻烦了。

第二个是“Net Name Conversion”。AD的网络标号命名规则和PADS Logic不同，比如AD里带方括号的差分对命名“D+[P]”在PADS Logic里可能不被识别。这个选项有三个子项：Keep Original、Convert to PADS Format、Auto。我一般选“Convert to PADS Format”，让工具自动转换，转换结果会在日志里列出来，导入后检查一遍就行。

第三个是“Pin Mapping”。这是最容易出问题的地方。AD的符号引脚有“Designator”和“Name”两个属性，PADS Logic的Part Type引脚也有“Pin Number”和“Pin Name”。导入时如果映射错了，引脚功能就全乱了。建议在导入前，先在AD里导出所有元件的引脚映射表，导入后逐一核对。如果项目元件不多（少于50个），手动核对也就半小时的事；元件多的话，写个脚本对比。

3.2 导入后必做的三项检查

导入完成后，别急着保存。先做这三项检查，能帮你提前发现80%的问题。

第一项，检查元件位号是否连续。在PADS Logic里打开“Edit > Select All”，然后看状态栏显示的元件数量是否和AD里一致。如果少了，说明有些元件没导入进来，通常是符号库缺失导致的。这时候去导入日志里搜“Missing”关键词，找到缺失的符号，手动在PADS库里建好再重新导入。

第二项，检查网络连接。用“View > Nets”打开网络列表，对比AD里的网络数量。重点看电源网络和地网络，这两个最容易出问题。AD里如果有多个地网络（GND、AGND、DGND），导入PADS Logic后可能会被合并成一个，或者命名冲突。发现这种情况，手动在PADS Logic里改网络名，别指望工具自动处理。

第三项，检查元件属性。随便选几个关键元件（比如MCU、电源芯片），右键打开“Properties”，看看Part Type、PCB Decal、Value这些字段是否完整。特别是PCB Decal，如果为空，导出网表时这个元件会被忽略，PCB上就没有这个器件。

3.3 处理导入后的常见异常

导入AD文件后，最常见的异常是“元件符号变形”。AD里的符号画法比较自由，圆弧、多边形、贝塞尔曲线都有，PADS Logic的符号编辑器对这些图形的支持有限，导入后可能变成折线或者直接消失。遇到这种情况，我的建议是不要在PADS Logic里修符号，而是回到AD里把符号简化——把圆弧改成折线，把填充改成轮廓，再重新导入。修符号的时间成本太高，简化源文件更划算。

另一个常见异常是“文本丢失”。AD里的注释文本、参数文本导入PADS Logic后可能不显示。这是因为PADS Logic的文本属性跟AD不同，导入时如果字体不匹配，文本会被隐藏。解决办法是在PADS Logic里全选（Ctrl+A），然后打开“Properties”，把文本的Visible属性勾上。如果文本内容本身丢了，那就只能手动补了。

还有一个坑是“总线展开”。AD里的总线（Bus）导入PADS Logic后，有时候会被展开成单根信号线，有时候会保留总线但成员丢失。这个跟AD的总线命名规则有关。如果AD里用的是“Data[0..7]”这种命名，PADS Logic能识别；如果用的是“Data0,Data1...”这种，导入后就是一堆散线。建议在AD里统一用标准总线命名格式。

4. Orcad文件导入PADS Logic的完整实操

4.1 Orcad与PADS Logic的数据模型差异

Orcad Capture和PADS Logic虽然都是老牌原理图工具，但数据模型差异比AD还大。Orcad的.dsn文件是一个数据库，里面包含原理图页、符号库、元件属性、设计规则等所有信息。PADS Logic的.sch文件则更接近纯文本描述，符号和原理图是分开的。

这个差异导致Orcad导入PADS Logic时，最大的问题是“符号库映射”。Orcad的.olb符号库里的符号，跟PADS Logic的Part Type不是一一对应的。一个Orcad符号可能对应多个PADS Part Type（比如不同封装的同一功能元件），也可能多个Orcad符号对应一个PADS Part Type（比如不同门数的逻辑门）。

我的处理方法是：在Orcad里先把所有符号导出成PADS能识别的格式。Orcad Capture有个“Export > PADS”功能，可以把选中的符号导出成.p格式的Part Type文件。然后在PADS Logic里导入这个.p文件，建立Part Type库。最后再导入.dsn原理图文件，让工具自动匹配Part Type。这个流程比直接导入.dsn要稳得多。

4.2 分步导入流程与参数详解

第一步，在Orcad里打开.dsn文件，选中所有原理图页，然后“File > Export > PADS”。导出选项里有个“Part Type Creation”，选“Create New Part Types”，这样每个符号都会生成独立的Part Type。导出的文件后缀是.p，默认保存在Orcad工程目录下。

第二步，打开PADS Logic，新建一个空白原理图，然后“File > Import”，选择刚才导出的.p文件。导入时注意“Import Mode”选“Merge”，这样不会覆盖现有库。导入完成后，打开“File > Library”，检查Part Type是否都建好了。重点看引脚数量和编号，如果跟Orcad里不一致，手动改。

第三步，重新打开PADS Logic，新建一个空白原理图，然后“File > Import”，这次选Orcad的.dsn文件。导入向导里有个“Use Existing Part Types”选项，勾上它，然后指向刚才建好的库。这样PADS Logic会优先用已有Part Type匹配，匹配不上的才会新建。

第四步，导入完成后，检查“Design Cache”里的元件。Orcad里的元件属性（比如Value、 Tolerance）会映射到PADS Logic的Attribute字段。如果某些属性没映射过来，在导入向导的“Attribute Mapping”里手动指定。比如Orcad的“Value”字段映射到PADS Logic的“Value”属性，Orcad的“Part Number”映射到PADS Logic的“Part Number”属性。

4.3 导入后的网络与封装核对

Orcad导入PADS Logic后，网络核对比AD导入更关键。因为Orcad支持“Off-Page Connector”和“Global Signal”，这些在PADS Logic里对应的是“Off-Page Reference”和“Global Net”。导入时如果映射错了，网络连接就断了。

核对方法：在Orcad里打开“Design > Design Rules Check”，生成网络报告。然后在PADS Logic里打开“View > Nets”，生成网络列表。两个列表对比，重点看跨页网络的连接关系。如果发现某个网络在Orcad里连接了5个引脚，在PADS Logic里只连接了3个，那就是映射丢了，手动补上。

封装核对方面，Orcad的“PCB Footprint”字段导入PADS Logic后，会变成Part Type的“PCB Decal”属性。如果这个属性为空，导出网表时元件会被忽略。检查方法：在PADS Logic里“Edit > Select All”，然后“Properties”，看PCB Decal列有没有空值。有空值的话，要么手动填，要么回到Orcad里补上再重新导入。

5. 网表导出：从原理图到PCB的关键一步

5.1 PADS Logic网表导出的两种格式

PADS Logic导出网表有两种格式：.asc和.net。.asc是PADS自己的网表格式，给PADS Layout用的；.net是通用网表格式，可以给其他PCB工具用。如果你后续用PADS Layout做PCB，直接导出.asc就行。如果要用其他工具（比如Allegro），那就导出.net。

导出.asc的步骤：在PADS Logic里“File > Export”，文件类型选“ASCII”，然后弹出一个对话框，里面有几个选项。“Output Format”选“PADS Layout”，“Netlist Format”选“PADS ASCII”。下面的“Include”选项里，确保“Parts”、“Nets”、“Attributes”都勾上。特别是“Attributes”，如果不勾，元件的Value、Part Number这些信息不会传到PCB里。

导出.net的步骤类似，只是“Output Format”选“Generic Netlist”，“Netlist Format”选“Orcad”或者“Mentor”。具体选哪个取决于你的PCB工具支持哪种格式。Allegro一般用Orcad格式，其他工具用Mentor格式。

5.2 网表导出前的规则检查

导出网表之前，必须做一轮规则检查，否则导出的网表可能不完整或者有错误。PADS Logic自带的检查功能在“Tools > Verify Design”里，主要检查这几项：

第一，未连接的引脚。PADS Logic会列出所有没有连接网络的引脚。这些引脚在PCB上就是悬空的，如果是故意悬空的（比如NC引脚），需要在元件属性里标记“No Connect”。如果是漏连了，赶紧补上。

第二，重复的位号。同一个位号出现两次，导出网表时PADS Layout会报错。检查方法：“Tools > Verify Design > Duplicate Designators”。

第三，缺失的PCB Decal。前面提过，PCB Decal为空的元件不会出现在网表里。检查方法：“Tools > Verify Design > Missing PCB Decals”。

第四，单节点网络。只有一个引脚连接的网络，在PCB上就是一根孤立的线。如果不是故意设计的测试点，建议删掉。

提示：Verify Design跑完后，会生成一个报告文件。别只看摘要，把报告完整看一遍。有些问题在摘要里不显示，但在详细报告里有。

5.3 网表导入PADS Layout后的核对

网表导出后，打开PADS Layout，新建一个PCB文件，然后“File > Import”，选择刚才导出的.asc文件。导入完成后，做这三项核对：

第一，元件数量。PADS Layout里显示的元件数量应该和PADS Logic里一致。如果少了，检查网表文件里是不是有元件被注释掉了。

第二，网络数量。同样对比PADS Logic和PADS Layout的网络列表。重点看电源和地网络，这两个最容易出问题。

第三，元件位号和封装。随便选几个元件，看位号和封装是否跟原理图一致。特别是封装的引脚数和引脚编号，如果对不上，PCB布线时会出现“找不到引脚”的错误。

如果发现网表导入后有问题，不要直接在PADS Layout里改，而是回到PADS Logic里改，然后重新导出网表。因为PADS Layout里的修改不会同步回原理图，下次重新导入网表时又会被覆盖。

6. 常见问题与排查技巧实录

6.1 导入后元件位号乱码怎么办

这个问题我遇到过好几次，特别是在导入AD文件时。现象是元件位号变成“U?”、“R?”这种，或者直接变成一串乱码。原因是AD里的位号用了特殊字符，或者位号属性被设置成了“Not Visible”，导入PADS Logic后工具自动重新编号了。

解决办法分两步。第一步，在AD里检查所有元件的位号，确保没有特殊字符（比如空格、中文、符号）。第二步，在PADS Logic导入向导里，把“Designator Conversion”选项从“Auto”改成“Keep Original”。如果已经导入了，可以在PADS Logic里“Tools > Rename Components”重新编号，但这样会打乱跟PCB的对应关系，慎用。

6.2 网络标号丢失或错乱的排查思路

网络标号丢失是导入Orcad文件时的常见问题。现象是某些网络在PADS Logic里变成了“N$123”这种自动生成的名称，或者干脆没有网络名。原因是Orcad的网络标号属性跟PADS Logic不兼容，或者网络标号放在了层次化原理图的子页里，导入时没被识别。

排查思路：先在Orcad里打开“Design > Design Rules Check”，看有没有“Net has no name”的警告。如果有，说明源文件里网络标号就有问题。然后在PADS Logic里打开“View > Nets”，按名称排序，看哪些网络是自动生成的名称。找到后，回到Orcad里给这些网络手动添加网络标号，再重新导入。

如果网络标号在Orcad里是正常的，但导入PADS Logic后丢了，那可能是导入向导里的“Net Name Mapping”设置有问题。试试把“Net Name Conversion”改成“Keep Original”，或者手动指定映射规则。

6.3 网表导出时报错“Part Type not found”怎么处理

这个错误通常发生在导出网表时，PADS Logic找不到某个元件的Part Type。原因是元件的Part Type被删了，或者Part Type库的路径变了。解决办法：在PADS Logic里“File > Library”，检查Part Type库是否加载正常。如果库文件丢了，重新加载或者从备份恢复。

如果库文件正常，但某个元件的Part Type还是找不到，那可能是元件的Part Type属性被改成了空值。选中这个元件，右键“Properties”，看Part Type字段是不是空的。是空的话，手动填上正确的Part Type名称。

还有一种情况是Part Type名称里有特殊字符，比如“.”、“-”、“/”，这些字符在网表导出时会被转义，导致PADS Layout找不到。建议Part Type名称只用字母、数字和下划线。

6.4 导入后原理图页顺序乱了怎么调整

AD和Orcad的原理图页顺序，导入PADS Logic后可能会乱掉。特别是AD的多页原理图，导入后页顺序可能完全颠倒。原因是PADS Logic的页顺序是按页编号排序的，而AD的页编号可能不是连续的。

调整方法：在PADS Logic里“Setup > Sheet Numbering”，手动指定每页的编号。或者“View > Sheets”，在列表里拖动调整顺序。如果页数很多，建议在AD里先把页编号整理好，再重新导入。

6.5 常见问题速查表

7. 提高导入效率的实用技巧与经验总结

7.1 建立标准化导入流程

如果你经常需要导入AD或Orcad文件，建议把导入流程标准化。我的做法是写一个检查清单，每次导入前逐项确认。清单内容包括：源文件格式确认、源文件DRC检查、PADS库准备、导入参数设置、导入后三项检查、网表导出前规则检查。这个清单贴在工位上，每次导入照着做，能避免90%的低级错误。

另外，建议把常用的导入参数保存成模板。PADS Logic的导入向导里有个“Save Settings”按钮，可以把当前参数保存成.ini文件。下次导入时直接加载，不用重新设置。

7.2 脚本辅助批量处理

如果项目里元件数量很多（超过200个），手动核对引脚映射和网络连接会非常耗时。这时候可以考虑写脚本辅助。PADS Logic支持VBScript和JavaScript，可以写脚本自动对比源文件和导入后的元件列表、网络列表。

比如，用VBScript读取AD导出的元件列表（CSV格式），然后遍历PADS Logic里的所有元件，对比位号、Part Type、PCB Decal。不一致的列出来，人工确认。网络对比也类似，读取Orcad的网络报告，跟PADS Logic的网络列表对比。

脚本不用写得太复杂，能自动对比就行。我写过一个大概100行的VBScript，把原本需要两小时的核对工作压缩到十分钟。

7.3 版本兼容性避坑

PADS Logic不同版本对AD和Orcad的兼容性差异很大。我实测下来，PADS Logic VX.2.4到VX.2.9对AD 17及以下版本支持最好，Orcad 16.6和17.2也比较稳。如果你用的是PADS 9.5或更早版本，导入AD文件基本靠运气，建议至少升级到VX.2.4。

另外，AD的版本也有影响。AD 18之后的版本改了符号库的存储格式，PADS Logic导入时可能识别不了。如果必须用AD 18+，建议先在AD里把原理图导出成AD 17格式，再导入PADS Logic。

Orcad这边，17.4版本的.dsn文件格式有变化，PADS Logic VX.2.9之前的版本可能导入失败。解决办法是在Orcad里“File > Save As”，保存成16.6格式，再导入。

7.4 我踩过的最大的坑

说一个我印象最深的坑。有一次导入一个Orcad的层次化原理图，导入后所有子页的网络标号都丢了，变成了自动生成的名称。我花了整整一天手动补网络标号，补完后导出网表，PADS Layout又报错说网络重复。后来才发现，Orcad的层次化原理图里，子页的网络标号和父页的网络标号有映射关系，导入PADS Logic时如果没勾选“Hierarchical Net Mapping”，这个映射关系就丢了。

正确的做法是：在导入向导里勾上“Hierarchical Net Mapping”，然后指定父页和子页的对应关系。这样导入后，子页的网络标号会自动加上父页的前缀，不会跟其他子页冲突。

这个坑让我明白一个道理：导入外部文件时，不要假设工具会自动处理所有事情。特别是层次化设计，一定要手动确认映射关系。现在我每次导入层次化原理图，都会先花十分钟检查映射设置，再开始导入。

7.5 导入后的库管理建议

导入完成后，PADS Logic会生成一堆Part Type。这些Part Type如果散落在各个临时库里，后续管理会很乱。建议导入完成后，立即把这些Part Type整理到一个项目专用库里。

具体操作：在PADS Logic里“File > Library”，新建一个库文件，然后把导入生成的Part Type全部选中，右键“Copy to Library”，选择新建的库。复制完成后，把临时库删掉，只保留项目专用库。这样后续导出网表、更新原理图时，Part Type的来源清晰，不会出现“找不到Part Type”的错误。

另外，建议给Part Type命名加前缀，比如项目代号“PRJ_A_”。这样即使多个项目的库混在一起，也能快速区分。

7.6 网表导出的版本控制

网表文件是原理图和PCB之间的桥梁，建议纳入版本控制。每次导出网表后，把.asc文件按日期或版本号命名，比如“ProjectA_Netlist_V1.2_20250115.asc”。这样如果PCB那边发现问题，可以快速回退到之前的网表版本。

如果团队用Git或SVN做版本控制，把网表文件也提交上去。虽然网表是文本文件，但PADS Logic导出的.asc文件格式比较规整，Git能很好地处理差异对比。这样每次导出网表后，可以清楚地看到哪些网络变了、哪些元件动了。

7.7 跨工具协作的沟通要点

如果你跟PCB工程师是分开的，导入和导出网表时要注意沟通。我的经验是，导出网表后，把网表文件、原理图PDF、元件清单（BOM）一起发给PCB工程师。网表文件用于导入PADS Layout，原理图PDF用于核对连接，BOM用于核对元件。

另外，告诉PCB工程师你用的PADS Logic版本和网表格式。如果他用的是不同版本的PADS Layout，网表格式可能不兼容。比如PADS Logic VX.2.9导出的.asc文件，PADS Layout VX.2.4可能导入失败。这种情况建议导出通用网表格式（.net），兼容性更好。

最后，如果PCB工程师发现网表有问题，让他把错误信息完整发给你，不要只发“网表有问题”这种模糊描述。错误信息里通常包含具体的元件位号或网络名称，能帮你快速定位问题。

8. 从原理图到PCB的完整数据流梳理

8.1 数据流的关键节点

从AD或Orcad导入PADS Logic，再导出网表给PADS Layout，整个数据流有三个关键节点：源文件导出、PADS Logic导入、网表导出。每个节点都有信息丢失的风险，需要逐一控制。

源文件导出节点，重点是确保源文件本身没有错误。AD的Compile和Orcad的DRC必须跑，而且要看完整报告。PADS Logic导入节点，重点是参数设置和导入后检查。网表导出节点，重点是规则检查和格式选择。

这三个节点里，PADS Logic导入是最容易出问题的。因为AD和Orcad的数据模型跟PADS Logic差异最大，导入时的信息转换最复杂。我的建议是，导入后不要急着导出网表，先花时间把原理图检查一遍。检查内容包括元件位号、网络连接、元件属性、页顺序。确认无误后再导出网表。

8.2 信息丢失的补偿策略

即使做了所有检查，导入后还是可能有一些信息丢失。比如AD里的元件仿真模型、Orcad里的设计规则，这些在PADS Logic里没有对应字段，导入后必然丢失。对于这些信息，我的策略是：不影响PCB设计的信息，丢了就丢了；影响PCB设计的信息，手动补上。

哪些信息影响PCB设计？元件位号、PCB封装、网络连接、电源和地网络、差分对。这些信息如果丢了，PCB设计会出问题。其他信息比如仿真模型、设计规则、注释文本，丢了不影响PCB，可以忽略。

手动补信息的时候，建议用Excel做对照表。左边列源文件的信息，右边列PADS Logic里的信息，逐项核对。核对完的表格存档，下次导入类似项目时可以参考。

8.3 团队协作中的版本同步

如果团队里有人用AD，有人用Orcad，有人用PADS Logic，版本同步是个大问题。我的经验是，指定一个“主工具”，所有原理图最终都转到主工具里。比如团队主工具是PADS Logic，那AD和Orcad的文件导入后，就以PADS Logic的版本为准。后续修改都在PADS Logic里做，不再回AD或Orcad改。

这样做的好处是避免版本混乱。如果AD里改了，Orcad里也改了，PADS Logic里还有一份，三份文件不一致，PCB那边就不知道该用哪份。指定主工具后，所有修改都集中在一个地方，版本清晰。

如果必须回源工具改（比如AD里有PADS Logic不支持的功能），那改完后要重新导入，并且通知PCB工程师网表更新了。重新导入时，建议新建一个PADS Logic工程，不要覆盖原来的，方便对比。

8.4 长期维护的建议

项目做完后，原理图和网表文件要归档。归档内容包括：源文件（AD的.SchDoc或Orcad的.dsn）、PADS Logic的.sch文件、导出的网表文件、元件清单、原理图PDF。这些文件放在一个文件夹里，按项目名称和日期命名。

归档的好处是，下次项目有类似设计时，可以直接参考。比如新项目要用到旧项目的某个模块，直接打开旧项目的PADS Logic文件，复制粘贴就行。不用重新导入AD或Orcad文件，省时省力。

另外，建议定期备份PADS Logic的库文件。库文件是导入和网表导出的基础，如果库文件丢了，所有Part Type都要重建。备份频率看项目进度，一般每周备份一次，项目关键节点额外备份。

9. 一些容易忽略的细节和最后的心得

9.1 字体和文本的兼容性

AD和Orcad的字体设置导入PADS Logic后，经常会出现文本显示异常。比如AD里用的TrueType字体，PADS Logic可能不支持，导入后文本变成方框或者直接不显示。解决办法是在AD里把字体改成PADS Logic支持的字体，比如Arial或Courier New。Orcad这边，建议用标准字体，不要用自定义字体。

另外，文本大小也可能变。AD里的文本高度是mil单位，PADS Logic用的是点（point）。导入时如果单位转换错了，文本可能变得特别大或特别小。导入后检查一下，如果文本大小不对，全选后统一调整。

9.2 颜色和显示设置

导入后原理图的颜色可能跟原来不一样。AD和Orcad的颜色方案跟PADS Logic不同，导入后颜色会映射到PADS Logic的默认颜色。如果看着不习惯，可以在PADS Logic里“Setup > Display Colors”里调整。建议把网络标号、元件位号、引脚编号的颜色调成对比明显的，方便检查。

9.3 快捷键的适应

从AD或Orcad转到PADS Logic，快捷键需要重新适应。AD的快捷键跟PADS Logic差异很大，比如AD里“P”是放置元件，PADS Logic里“P”是翻页。建议花半天时间熟悉PADS Logic的常用快捷键，能大幅提高效率。PADS Logic的快捷键可以在“Setup > Keyboards and Mouse”里自定义，把常用的操作设成顺手的键。

9.4 最后分享一个小技巧

导入AD或Orcad文件时，如果项目很大，导入过程可能很慢，甚至卡死。我的技巧是分批导入。先把原理图按功能模块拆成几个小文件，分别导入PADS Logic，然后再把导入后的模块合并到一个工程里。这样每次导入的数据量小，不容易卡死，出了问题也容易定位。

合并的时候，用PADS Logic的“Copy”和“Paste”功能，把各个模块的原理图页复制到一个工程里。注意复制时选择“Keep Net Names”，这样网络标号不会变。合并完成后，再跑一遍规则检查，确认没有重复位号和网络冲突。

这个技巧我用了好几年，特别是导入大型FPGA或处理器板卡原理图时，效果非常明显。原本需要半小时的导入过程，拆成五个模块后，每个模块五分钟，总共二十五分钟，而且中间不会卡死。