企业官网建设流程全解析

1. 从“背八股”到“讲逻辑”：硬件面试的筛选逻辑已经变了

这两年带过几个准备跳槽的兄弟，也帮团队面过不少硬件岗候选人，最大的感受就是：硬件面试的筛选逻辑正在从“知识点覆盖”转向“工程判断力”。以前面试官问“ADC有哪些类型”，你背出逐次逼近、双积分、闪速型就能过关；现在面试官会追问“你选ADC的时候，采样率和分辨率怎么权衡？前端驱动电路怎么设计？”，如果你只会背参数，大概率会在第二轮被刷掉。

通用电子方向的硬件面试，核心考察的其实就三件事：基础电路分析能力、信号链设计能力、系统级问题定位能力。这三件事对应到面试题上，就是运放电路分析、ADC/DAC信号链设计、EMC整改思路、电源完整性、接口时序调试这些高频考点。标题里提到的“2026”不是噱头，而是因为近两年芯片集成度越来越高，硬件工程师的工作重心从“搭电路”转向了“选型+仿真+调试+整改”，面试题也跟着往这个方向偏移。

这篇文章适合谁看？如果你是从业1-3年的硬件工程师，正在准备跳槽面试；或者是应届生想往硬件方向走，需要一套系统的复习框架；又或者你已经在做嵌入式硬件，但信号链和EMC这块一直是短板——那这篇内容应该能帮你把散落的知识点串成一条线。我不会给你一份“八股文大全”，而是按面试官真实的提问逻辑，把每个高频考点拆到“为什么问、怎么答、答到什么深度”这个层面。

2. 运放与模拟前端：面试官真正想听的不是虚短虚断

2.1 虚短虚断之外，你要能画出电流路径

几乎每场硬件面试都会让你分析一个运放电路。题目通常长这样：给一个运放加几个电阻电容，问你输出表达式、带宽、相位裕度。很多人上来就写“虚短虚断”，然后列KCL方程，推导完就等面试官点头。但面试官真正想看的，是你能不能识别这个电路的拓扑本质。

举个例子，面试官画了一个运放同相端接参考电压、反相端通过电阻网络接输入和输出的电路。你如果只写虚短虚断，得到的是一个标准同相放大器的表达式。但面试官可能会追问：“如果输入信号频率升高，这个电路的增益会怎么变？为什么？”这时候你需要从运放的增益带宽积（GBW）出发，解释闭环增益与带宽的乘积是常数，增益越高带宽越窄。再进一步，如果运放输出端接了容性负载，你还要能说出相位裕度下降的原因——输出阻抗与负载电容形成极点，导致环路相位滞后。

我面过一个候选人，电路分析完全正确，但当我问“这个电路的输入偏置电流在哪个电阻上产生压降”时，他愣了几秒。这就是典型的“只记公式不理解物理”。输入偏置电流会流过反馈电阻和输入电阻的并联等效值，产生一个额外的失调电压。这个细节在低功耗、高阻抗信号链里非常关键，面试官问这个，就是在筛“有没有实际调过精密电路”的人。

2.2 噪声增益与信号增益的区别，是区分新手和老手的分水岭

运放电路里有一个很容易被忽略的概念：噪声增益（Noise Gain）。很多面试者能算出信号增益，但一问噪声增益就卡壳。简单说，信号增益是输入信号到输出的传递函数，而噪声增益是运放自身失调电压、噪声到输出的传递函数。对于同相放大器，两者相等；但对于反相放大器，信号增益是-Rf/Rin，噪声增益却是1+Rf/Rin。

为什么面试官爱问这个？因为稳定性判断用的是噪声增益，不是信号增益。运放的相位裕度、带宽计算，都要基于噪声增益来算。如果你在设计一个反相放大器时，用信号增益去查运放的带宽参数，实际带宽会比你预期的小。这个坑我在早期项目里踩过：一个反相放大电路，信号增益是10倍，我按10倍增益选了运放，结果实际带宽只有手册标称值的十分之一，因为噪声增益是11倍，而且运放的单位增益带宽是固定的。

面试时如果被问到“这个电路带宽怎么算”，你可以这样回答：先判断拓扑，算出噪声增益，再用运放的GBW除以噪声增益得到闭环带宽。如果面试官继续追问“那压摆率怎么选”，你就从输出信号的最大电压变化率入手，确保运放的压摆率大于2π×输出频率×输出幅值。这一套答下来，面试官基本能确认你是真做过信号链设计的。

2.3 模拟前端的共模与差模设计，别只盯着增益

模拟前端（AFE）是硬件面试里另一个高频区。面试官可能会给一个传感器信号调理的场景：传感器输出差分信号，幅度几毫伏，共模电压1.65V，要求送到ADC，问你怎么设计。很多人第一反应是上仪表放大器，但面试官想听的是你为什么选仪表放大器，而不是普通运放搭的差分电路。

仪表放大器的核心优势是高共模抑制比（CMRR）和高输入阻抗。普通差分电路如果电阻匹配精度不够，CMRR会急剧下降。假设你用四个0.1%精度的电阻搭差分放大器，CMRR理论值大概只有54dB左右；而集成仪表放大器内部激光修调，CMRR可以做到80dB以上。对于传感器信号这种共模干扰可能比差模信号还大的场景，CMRR不够直接导致信噪比崩掉。

但仪表放大器也不是万能的。它的噪声密度通常比低噪声运放高，带宽也有限。如果传感器信号是高频的，你可能需要用低噪声运放搭两级：第一级做差分转单端，第二级做增益和滤波。面试时如果你能说出“仪表放大器适合低频高共模场景，高频低噪声场景优先考虑运放搭建”，面试官会觉得你有选型判断力，而不是只会套方案。

3. ADC/DAC信号链：从采样率到信噪比的完整追问链

3.1 采样率不是越高越好，混叠和抗混叠滤波器才是重点

ADC是硬件面试的必考项，但面试官不会只问“奈奎斯特采样定理是什么”。他们更可能问：“我要采一个10kHz的信号，选了100kSPS的ADC，前端抗混叠滤波器怎么设计？”这个问题背后考察的是你对混叠的理解和滤波器设计的实操能力。

奈奎斯特定理说采样率要大于信号最高频率的两倍，但实际工程里，采样率通常是信号最高频率的5到10倍。为什么？因为抗混叠滤波器不可能做到理想的砖墙特性，它有一个过渡带。如果信号频率是10kHz，采样率是100kSPS，那么奈奎斯特频率是50kHz。你需要设计一个低通滤波器，在10kHz以内增益平坦，在50kHz以上衰减足够大，防止高频噪声混叠到10kHz以内。

滤波器的阶数怎么定？假设你用一个一阶RC低通，截止频率设在20kHz，那么在50kHz处的衰减只有约8dB，远远不够。如果ADC是12位，理论信噪比约74dB，你需要抗混叠滤波器在奈奎斯特频率处至少衰减74dB以上。一阶RC每倍频程衰减6dB，从20kHz到50kHz只有1.3个倍频程，衰减约8dB，差得远。所以实际设计里通常用二阶或四阶有源滤波器，或者用Σ-Δ型ADC，它内部过采样率很高，对抗混叠滤波器要求低。

面试时你可以这样组织回答：先确认信号带宽和ADC分辨率，算出需要的阻带衰减，再根据衰减要求选滤波器阶数和拓扑。如果面试官追问“Σ-Δ和SAR怎么选”，你就从分辨率、速度、功耗、成本四个维度对比：SAR适合中高速中高精度，Σ-Δ适合低速高精度，闪速型适合超高速低精度。

3.2 ADC前端驱动的电荷反冲问题，是区分“用过”和“调过”的分界线

这是一个很实战的考点：ADC采样保持电路的电荷反冲（Charge Kickback）。SAR ADC内部有一个采样电容，每次采样时，采样开关闭合，采样电容会从外部驱动电路抽取电荷。如果驱动电路的输出阻抗不够低，或者没有足够的去耦电容，采样瞬间电压会跌落，导致采样精度下降。

面试官可能会问：“我用一个运放直接驱动SAR ADC，采样率1MSPS，结果发现采样值跳动很大，可能是什么原因？”这时候你要能想到几个方向：运放的建立时间不够、输出阻抗太高、采样电容反冲导致电压跌落、参考电压噪声太大。其中电荷反冲是最容易被忽略的。

解决方法通常是在运放输出和ADC输入之间加一个RC网络：一个小电阻（比如10-50Ω）隔离运放输出和ADC采样电容，再并一个小电容（比如100pF-1nF）提供瞬时电荷。但这个RC的值要仔细选：电阻太大会影响建立时间，电容太大会导致运放不稳定。实际调试时可以用示波器看ADC输入引脚的电压波形，如果每次采样瞬间有一个尖峰跌落，基本就是电荷反冲问题。

我在一个项目里遇到过类似情况：ADC采样值在中间码附近跳动十几个LSB，后来在运放输出串了22Ω电阻、并了470pF电容到地，跳动降到2个LSB以内。这个经验在面试时讲出来，比背十遍ADC原理都有说服力。

3.3 信噪比和有效位数：面试官想看你能否把指标和电路对应起来

ADC的信噪比（SNR）和有效位数（ENOB）是高频考点。理想N位ADC的SNR理论值是6.02N+1.76dB。一个12位ADC的理想SNR约74dB，ENOB就是12位。但实际ADC的ENOB通常比标称位数低1-2位，因为存在量化噪声、热噪声、时钟抖动等。

面试官可能会问：“我的ADC标称16位，但实测ENOB只有14位，可能是什么原因？”你要能从几个方面分析：输入信号幅度是否满量程（如果信号只用了半量程，SNR直接降6dB）、参考电压噪声（参考电压的噪声会直接调制到输出）、时钟抖动（采样时钟的相位噪声会恶化SNR，尤其对高频输入信号）、前端驱动噪声（运放噪声和电阻热噪声）。

其中时钟抖动对SNR的影响公式是：SNR限制 = -20log(2π×f_in×t_jitter)。假设输入信号10kHz，时钟抖动100ps，那么SNR限制约104dB，对16位ADC来说不是瓶颈。但如果输入信号是1MHz，同样的抖动下SNR限制只有84dB，就会成为瓶颈。这个计算在面试时能写出来，面试官会知道你不仅懂原理，还能做定量分析。

4. EMC整改：从“共模电流去哪了”到系统级防护

4.1 共模电流的返回路径，是EMC面试的第一道门槛

EMC是硬件面试里最能拉开差距的部分。很多候选人一听到EMC就头大，因为学校不教、平时项目也未必深入。但面试官偏偏爱问，因为EMC能力直接反映工程师的系统思维。热搜词里有一条“emc共模电流最终回到哪里了”，这个问题看似简单，但能答清楚的人不多。

共模电流的本质是通过寄生电容耦合到参考地的位移电流。举个例子：开关电源的MOSFET漏极电压高速跳变，通过MOSFET与散热器之间的寄生电容，耦合到散热器，再通过散热器与机壳之间的寄生电容耦合到机壳，最终通过机壳与大地之间的电容回到源端。这条路径里的每一个电容都是寄生参数，不是设计师故意放的。

面试时如果被问到“共模电流怎么抑制”，你要从源头、路径、受体三个维度回答。源头是降低dv/dt和di/dt，比如加缓冲电路、优化驱动电阻；路径是切断或增加阻抗，比如加共模电感、Y电容、屏蔽；受体是提高敏感电路的抗扰度，比如加滤波、隔离。但要注意，Y电容不能随便加，它会影响漏电流指标，医疗设备里尤其严格。

4.2 24V系统的EMC防护，别只会堆TVS

热搜词里有“24v emc防护”，这是工业硬件面试的常见场景。24V系统通常用于工业控制、车载电子，面临浪涌、静电、群脉冲等干扰。很多人一上来就说“加TVS”，但面试官会追问：“TVS怎么选？钳位电压怎么定？放在哪个位置？”

TVS选型的核心是钳位电压要低于被保护器件的绝对最大额定值，同时高于系统正常工作电压。24V系统正常工作电压最高可能到36V（车载系统抛负载时更高），所以TVS的击穿电压要选在30V以上，钳位电压要低于后级芯片的耐压。如果后级是耐压40V的DC-DC，TVS钳位电压要控制在40V以内。

但TVS只是最后一道防线。完整的24V EMC防护应该包括：输入端加共模电感和X电容滤差模、Y电容滤共模；加TVS做浪涌钳位；加保险丝或PPTC做过流保护；后级加LC滤波进一步抑制高频噪声。如果面试官问“群脉冲（EFT）怎么过”，你要提到共模电感的饱和电流要足够大，否则大电流下电感饱和，滤波效果消失。还有PCB布局：TVS要尽量靠近接口，走线要短而粗，否则寄生电感会让钳位效果大打折扣。

4.3 EMC整改的排查链路：从频谱到路径的完整推理

面试官如果问你“EMC整改怎么做”，不要直接说“加电容加电感”，而是展示你的排查逻辑。我在实际项目里的排查链路通常是这样的：

第一步，确认超标频点。用近场探头扫PCB，找到辐射最强的区域。如果是时钟谐波，重点查时钟走线和晶振；如果是开关频率谐波，重点查电源回路。

第二步，判断是差模还是共模。用电流探头夹住线束，如果差模电流大，说明回路面积太大；如果共模电流大，说明有共模电压驱动。差模问题靠减小回路面积和加差模滤波；共模问题靠加共模电感和Y电容。

第三步，定位寄生参数。共模电流的路径往往经过寄生电容，比如MOSFET漏极到散热器的电容、变压器初次级之间的电容、电缆对地的电容。找到这些寄生路径，才能对症下药。

第四步，验证整改效果。每次只改一个地方，改完重新测试，确认频点变化。如果改了没效果，说明没找到根因，继续排查。

这个链路在面试时讲出来，面试官会知道你是有实战经验的，而不是背了EMC理论。我面过一个候选人，问他“辐射超标怎么办”，他直接说“加屏蔽罩”，再问“屏蔽罩接地怎么接”，他就说不清了。屏蔽罩接地方式直接影响屏蔽效果：单点接地适合低频，多点接地适合高频，如果接地不良，屏蔽罩反而会成为天线。

5. 接口与数字硬件：时序、隔离与调试手段

5.1 SPI/I2C/CAN的硬件设计，面试官关注的是电平匹配和时序余量

数字接口是硬件面试的基础项，但面试官不会只问“SPI有几根线”。他们更可能问：“3.3V的MCU和5V的ADC通过SPI通信，硬件上怎么处理？”这时候你要考虑电平转换。如果SPI速率不高，可以用电阻分压或MOSFET电平转换；如果速率高，要用专用电平转换芯片，因为电阻分压会引入RC延迟，导致时序不满足。

CAN总线的硬件设计也是高频考点。面试官可能会问：“CAN节点通信不稳定，可能是什么原因？”你要从终端电阻、共模电压、地偏移、线缆阻抗几个方面分析。CAN总线两端各需要120Ω终端电阻，如果只接一端或电阻不匹配，信号反射会导致通信错误。共模电压方面，CAN收发器的共模范围通常是-2V到+7V，如果节点之间地偏移太大，共模电压超出范围，通信就会失败。

热搜词里有“can硬件”，说明这是很多人的薄弱点。实际调试时，我习惯先用示波器看CAN_H和CAN_L的差分波形，确认幅值和上升沿是否正常；再用万用表测终端电阻，确认是不是60Ω左右（两个120Ω并联）。如果波形正常但通信偶尔出错，重点查地偏移和共模干扰。

5.2 光耦隔离与开关量输入，细节决定可靠性

热搜词里有“开关量 光耦隔离硬件设计”，这是工业硬件的经典场景。光耦隔离的核心参数是电流传输比（CTR）和响应速度。CTR会随温度和时间衰减，设计时要留足余量。比如光耦的CTR标称50%，实际使用几年后可能降到30%，如果设计时按50%算，后期可能失效。

光耦的输入侧限流电阻怎么算？假设输入是24V开关量，光耦输入侧LED正向压降1.2V，期望电流5mA，那么限流电阻是(24-1.2)/5mA≈4.56kΩ，选4.7kΩ标准值。但要注意，24V系统可能有浪涌，限流电阻的功率要足够。如果24V直接加在4.7kΩ上，功率是24²/4.7k≈0.12W，选0.25W电阻有2倍余量，但浪涌时瞬时功率可能更大，所以实际选0.5W更稳妥。

输出侧要考虑上拉电阻和负载电容。光耦输出侧的三极管集电极接上拉电阻到MCU的IO电压，上拉电阻太大会导致上升沿变缓，太小会增加功耗。通常选4.7kΩ到10kΩ。如果负载电容较大，上升时间会明显增加，必要时用施密特触发器整形。

5.3 硬件调试手段：示波器、逻辑分析仪和近场探头的实战用法

面试官如果问你“硬件调试用什么工具”，不要只说“示波器”。要具体到什么场景用什么工具，怎么用。示波器看模拟波形和电源纹波，逻辑分析仪抓数字时序，近场探头定位EMC辐射源，万用表测静态工作点。

示波器使用有几个细节：探头接地线要短，否则会引入振铃；带宽要足够，测100MHz时钟至少要用500MHz带宽的示波器；采样率要满足奈奎斯特，测高速信号要用高采样率模式。逻辑分析仪抓SPI时序时，要设置正确的阈值电压，如果阈值设错，抓到的波形全是错的。

近场探头是EMC整改的利器。用近场探头贴近PCB扫描，可以定位辐射热点。比如发现某个频点超标，用探头扫一圈，找到辐射最强的区域，再针对性整改。近场探头分电场探头和磁场探头，电场探头对高阻抗节点敏感，磁场探头对电流回路敏感。实际使用时两种都试，对比结果。

6. 面试中的项目讲述：如何把“做过”变成“讲清楚”

6.1 项目描述的STAR法则，硬件工程师要加一个“调试细节”

面试时让你讲项目，很多人会流水账式地说“我负责硬件设计，画了原理图和PCB，调试通过了”。这种回答面试官听完没有任何记忆点。硬件项目的讲述应该用STAR法则：背景（Situation）、任务（Task）、行动（Action）、结果（Result），但硬件工程师还要加一个调试细节（Debug）。

比如你做一个ADC采集项目，可以这样讲：背景是传感器信号微弱，需要高精度采集；任务是设计模拟前端和ADC驱动电路；行动是选了仪表放大器做一级放大，SAR ADC做采集，设计了抗混叠滤波器和RC反冲网络；结果是ENOB达到14.5位，满足指标；调试细节是发现采样值跳动，用示波器定位到电荷反冲，加了RC网络后解决。这样讲，面试官能听到你的技术判断和调试能力。

6.2 面试官追问“如果重做你会改什么”，怎么答才加分

这个问题几乎每场面试都会出现。很多人会说“没什么可改的，项目很成功”，这等于放弃了一个展示深度的机会。正确的答法是：指出一个当时受限于成本或时间没做的优化，并说明现在会怎么做。

比如你可以说：“当时为了赶进度，电源用了LDO，效率只有40%，如果重做我会用DC-DC，效率能到85%以上，但需要重新评估EMC，因为DC-DC的开关噪声可能影响ADC。”这样回答既展示了你的技术视野，又说明你考虑了取舍，面试官会觉得你有工程思维。

6.3 反问环节：问什么问题能体现你的专业度

面试最后的反问环节，很多人问“公司加班多吗”“薪资多少”，这些问题不是不能问，但浪费了展示专业度的机会。你可以问：“团队目前在做哪类产品？硬件设计流程里仿真和实测的比例大概是多少？”或者“EMC整改是硬件工程师负责还是专门的EMC团队？”这些问题能让面试官觉得你关心的是工作内容和流程，而不是只关心待遇。

如果面试官是技术负责人，你还可以问：“团队在信号链设计上有没有遇到什么典型挑战？”这个问题能引出技术讨论，让你有机会继续展示能力。但要注意分寸，不要变成你在面试面试官。

7. 复习节奏与资料选择：别把时间浪费在无效刷题上

7.1 按“信号链-电源-EMC-接口”四条线并行复习

硬件面试的复习最忌讳东一榔头西一棒子。我的建议是分四条线并行推进：信号链（运放、ADC/DAC、滤波器）、电源（LDO、DC-DC、电源完整性）、EMC（共模差模、滤波、屏蔽、接地）、接口（SPI、I2C、CAN、隔离）。每条线先过一遍基础原理，再找对应的面试题练手，最后用自己的项目经验去套。

时间分配上，如果有一个月准备，信号链和EMC各占30%，电源和接口各占20%。信号链和EMC是面试区分度最高的部分，值得多花时间。电源和接口相对套路化，掌握典型电路和常见问题即可。

7.2 用“自问自答”的方式检验掌握程度

看资料和真正掌握之间有一条鸿沟。检验方法很简单：合上资料，自己给自己讲一遍。比如你复习了ADC前端驱动，就假装面试官问你“SAR ADC前端怎么设计”，然后完整讲出来。如果卡壳了，说明这块没掌握，回去继续看。

我习惯用手机录音，讲完回放，听自己哪里逻辑不顺、哪里含糊其辞。这个方法很笨但很有效，能快速暴露知识盲区。另外，找同行互相模拟面试也很有用，别人问的问题往往是你没想到的角度。

7.3 项目经验不够怎么办：用开源项目和仿真补足

应届生或者项目经验少的候选人，最大的问题是“没东西可讲”。这时候可以用开源硬件项目和电路仿真来补。比如用LTspice仿真一个运放电路，分析噪声和带宽；用KiCad画一个ADC采集板，打样回来调试。这些经历虽然不如实际产品复杂，但能展示你的动手能力和学习意愿。

仿真软件里，LTspice适合模拟电路，PSpice适合混合信号，Multisim适合教学。PCB设计用KiCad或立创EDA，打样成本很低。调试时用示波器和逻辑分析仪，把波形截图保存，面试时可以直接展示。面试官看到你有实际调试记录，比只看简历上的“熟悉硬件设计”有说服力得多。

8. 几个容易被忽略但面试常问的细节

8.1 去耦电容的容值组合和布局，比你想的重要

去耦电容是硬件设计的基础，但面试官问“为什么用0.1uF和10uF组合”，很多人答不上来。原因是不同容值的电容有不同的自谐振频率。0.1uF的陶瓷电容自谐振频率在10MHz左右，10uF的电容自谐振频率在1MHz左右。组合使用可以在更宽的频率范围内提供低阻抗。

但布局比容值更重要。去耦电容要尽量靠近芯片电源引脚，走线要短而粗。如果电容离芯片太远，走线电感会抵消电容的效果。实际设计时，0.1uF电容放在芯片背面或同一面紧贴引脚，10uF电容放在电源入口附近。过孔要尽量多打，减小电感。

8.2 晶振电路的负载电容和负阻，别只抄参考设计

晶振电路看起来简单，但面试官可能会问：“晶振不起振可能是什么原因？”你要从负载电容匹配、负阻余量、驱动功率、PCB布局几个方面分析。负载电容不匹配会导致频率偏移，负阻余量不足会导致起振困难，驱动功率过大会导致晶振老化加速。

负载电容的计算要考虑PCB寄生电容和芯片引脚电容。通常晶振手册会给出负载电容值，比如12pF，那么实际外接电容应该是2×(12-C_stray)，C_stray通常估3-5pF。如果直接抄参考设计的22pF，可能导致频率偏差。负阻测试需要用可变电阻串在晶振回路里，逐渐增大电阻直到停振，停振电阻要大于晶振手册规定的负阻值5倍以上。

8.3 电源纹波和噪声的测量，探头接地方式决定结果

电源纹波测量是硬件调试的基本功，但很多人测出来的纹波比实际大好几倍，原因是探头接地线太长。示波器探头的地线夹子会形成一个环路，拾取空间磁场，导致测量结果包含额外噪声。正确做法是用弹簧地针代替地线夹子，或者用同轴电缆直接焊接在测试点。

测量时还要注意带宽限制。电源纹波通常在几十MHz以内，把示波器带宽限制在20MHz可以滤掉高频噪声，看到真实的纹波。如果测开关电源的开关噪声，需要全带宽。另外，探头要设在1X档还是10X档也有讲究：1X档灵敏度高但带宽低，10X档带宽高但灵敏度低。测小纹波用1X档，测开关节点用10X档。

9. 面试前一周的冲刺清单

面试前一周不要再啃新知识点了，重点做三件事：整理项目故事、模拟面试、查漏补缺。项目故事按STAR+Debug的结构写下来，每个项目准备三个技术亮点和一个调试案例。模拟面试找同行或自己录音，重点练信号链和EMC的追问。查漏补缺看自己之前标记的薄弱点，比如ADC信噪比计算、共模电流路径、光耦CTR降额。

面试当天带一支笔和几张白纸，遇到画电路的题直接画，比空口说清楚得多。如果面试官问到你不会的，不要硬编，可以说“这块我实际项目里没深入接触过，但我的理解是……”，然后从基本原理推导。面试官更看重你的思考过程，而不是标准答案。

最后分享一个我自己的习惯：每次面试完，不管过没过，都把被问到的问题记下来，回去查清楚。面了五六家之后，你会发现高频考点就那些，而且你的回答会越来越顺。硬件面试没有捷径，但方向对了，努力就不会白费。