企业官网建设流程全解析

上个季度帮人调一台65W氮化镓充电器，故障现象很典型：90V输入满载时效率只有88%，外壳温度一路飙到92度，怎么调环路、换变压器气隙都压不下来。查到最后，问题不在那两个看起来可疑的磁性元件上，而在于整机用的是传统硬开关反激——宽压输入场景下，开通损耗和关断尖峰把效率裕量吃得干干净净。后来我把主控方案换成QR反激变换器，同样的功率级、同样的变压器骨架，满载效率直接跳到92.6%，温升降了将近15度。

这篇文章就围绕“QR反激变换器怎么设计”展开。我不打算写成一章“教科书式的原理综述”，而是按我实际做项目时的推进顺序来：先讲清楚QR到底软在哪里、软到什么程度；再拆一个完整开关周期，看谷底是怎么“等”出来的；然后给一套60W/20V的完整计算流程；接着聊控制芯片选型时容易忽略的细节；最后是调试台和EMI实测中那些文档里查不到的经验。适合做过一阵子反激电源、想把手上的硬开关方案往高效率方向推一把的工程师参考。

1. QR反激的软开关边界：它到底解决了哪部分损耗

1.1 硬开关反激在宽压输入下的真实痛点

传统PWM反激在峰值电流模式或电压模式下工作，开关管导通和关断都发生在较高的电压电流交叠状态。MOSFET开通时，漏源电压要先经过米勒平台缓慢下降，而电流已经建立，这段时间里 Vds×Id 的乘积就是实打实的开通损耗；关断时，电流拖尾和电压上升同样交叠。更麻烦的是，输出整流二极管在开通瞬间存在反向恢复，恢复电流会直接冲进MOSFET，进一步加大开通损耗。

宽压输入（90V-265VAC）下这个损耗会被放大。低压段为了输出同样的功率，初级峰值电流必须拉得很大，峰值电流模式下的开通电流几乎成比例上升；高压段虽然电流小了，但母线电压高达375V，硬开关时每一个开关周期都在“硬生生”给MOSFET的输出电容Coss充放电，这部分能量也在辅助损耗里占不小比例。DCM模式下硬开关虽然避开了二极管反向恢复，可导通损耗和关断损耗依然逃不掉。

1.2 QR的“准谐振”到底准在哪里

QR反激（Quasi-Resonant Flyback）的思路很直接：既然开关损耗大头来自开通时Vds不为零、关断时电流拖尾，那我能不能在Vds振荡到最低点的时候再开通？QR反激做的正是这件事——变压器去磁结束后，激磁电感Lm和MOSFET的Coss组成谐振回路，漏源电压开始余弦振荡。控制IC检测到这个振荡的谷底，在电压最低点附近开通开关管。

注意，谷底电压并不一定是零。以60W适配器为例，在最低输入电压100V DC时，谷底电压可能还有几十伏。所以严格来说，QR不是零电压开通ZVS，而是“谷底开通”或“准谐振”。但工程师要的是损耗的绝对下降而不是名称好听：Vds从375V硬开关变成在80V谷底开通，开通损耗大约降为原来的1/4到1/5，这已经非常可观了。

QR反激的关断依然是硬关断，并没有改变。但因为这个拓扑在重载下工作频率较低（通常60-80kHz），关断次数比高频硬开关方案少，加上RCD吸收或者更合理的钳位网络，关断损耗整体可控。

1.3 为什么现在反而是QR反激重新受追捧

很长一段时间里，QR反激被认为是“中功率适配器的过渡方案”，上面有LLC和ACF（有源钳位反激）虎视眈眈。但近五六年USB PD普及，65W、100W适配器要求小体积、宽电压输出、兼容PPS，QR反激的结构简单和成本优势又凸显出来。

它的定位很清晰：在普通反激的基础上只增加了一颗控制IC和少量辅助电路，就能拿下4%到6%的效率提升。ACF虽然能实现真正的原边ZVS，但需要增加一颗钳位管、一颗钳位电容和相应的驱动逻辑，环路设计和可靠性验证门槛高出一大截。LLC在宽输出范围下需要复杂的调频策略，低压大电流输出时还面临增益受限问题。

我把三种方案在65W适配器上的典型表现列了个对比表，方便各位对号入座：

如果你做的产品定位是中高端PD适配器、显示器和家电辅助电源，QR反激几乎是最均衡的选择。这也是为什么我把这个“老”拓扑拿出来重新讲一遍的原因——它在今天的氮化镓时代不仅没过时，反而因为GaN更小的Coss和更快的开关速度，把谷底开关的优势又放大了一截。

2. 一个周期里的五个阶段：谷底开关是怎么“等”出来的

2.1 从开通、去磁到消磁结束

QR反激在重载临界状态下一个完整开关周期可以拆成几个阶段。先看最常见的情况：MOSFET刚开通，Vgs为高，输入母线电压全部加在变压器初级电感上，电流从零开始线性上升，斜率等于 Vin/Lp。这段“储能阶段”里，次级整流二极管是反向截止的，能量全部存在变压器磁场中。

MOSFET关断瞬间，初级电流没有回路，只能向Coss充电，Vds快速上升。由于变压器存在漏感，Vds上会叠加一个由漏感能量引起的电压尖峰，这就是为什么要用RCD吸收或者TVS钳位的原因。当Vds上升到“母线电压+反射电压Vor”之后，次级整流二极管正向导通，变压器开始向输出侧传递能量。这个阶段初级侧的电压被钳位住，次级电流按斜坡下降。

当次级电流降到零，输出二极管自然关断，变压器“消磁”结束。这里有个关键点：QR反激的消磁检测必须准确识别这个时刻，之后才进入谐振等待阶段。如果控制器在消磁完成前就开通，那等于把能量强行续在变压器上，不仅效率差，还可能发生磁饱和。

2.2 谐振等待：Vds上那个“凹陷”是怎么来的

消磁结束后，初级激磁电感Lm不再被次级电压钳位，MOSFET的Coss和Lm立刻组成一个串联谐振回路。此时变压器初级两端的电压从钳位电压开始回落，Vds也跟着以谐振方式下降，形成一个余弦振荡。

谐振周期的近似公式是：

T_res = 2π√(Lm × Cres)

其中Cres是Coss与外部并联电容之和。谷底和谷底之间的间隔大约是半个谐振周期。控制IC做的就是：检测到消磁结束后，等待Vds降到第一个或第N个谷底，然后给出开通信号。

为什么会有第几个谷底的选择？因为轻载时峰值电流小，ton时间短，如果每次都等第一个谷底，开关频率会非常高，甚至超过芯片上限；等第二、第三、第四个谷底再开通，可以把频率拉回合理区间。这就是很多芯片里的“谷底锁定”功能。

2.3 重载与轻载下频率的变化逻辑

QR反激是变频控制。在满载的时候，峰值电流大，ton长，工作频率落在最低值；负载减轻后，峰值电流按内部误差放大器指令减小，ton变短，但消磁时间和谐振等待时间变化没那么剧烈，所以开关频率整体升高。在轻载时，为了压低待机功耗，芯片通常进入猝发模式，跳掉若干个周期才开关一次。

这个频率随负载变化的特性直接影响两个设计：一是变压器设计必须保证最低工作频率下不饱和、不进入音频范围；二是EMI滤波器不能仅按单一开关频率设计，还要考虑频率最高点的窄带噪声和频率连续变化时的频谱分布。我后面第5章会专门讲调试中的实际问题。

2.4 辅助绕组如何承担谷底检测

当前主流QR控制IC都不直接采样Vds高压，而是通过一个辅助绕组来间接观察谐振状态。辅助绕组和初级绕组同名端接法一致，消磁开始后辅助绕组电压正比于反射电压，消磁结束后辅助绕组电压跟随Vds谐振一起振荡。芯片的检测引脚通过电阻分压获取这个信号，内部比较器根据“电压跌到谷底”的边沿产生开通时序。

实际应用中有个坑：辅助绕组和初级绕组耦合不紧，或者检测引脚上的RC滤波参数不合适，检测到的谷底位置会偏，导致开通点不在真正的Vds低谷。我见过不少样机Vgs开通点明显偏在Vds上升斜坡中段，开关节奏错了，效率掉1-2个百分点还找不到原因。后面调试章节我会再展开。

3. 60W/20V设计实例：从反射电压到电感量的计算链路

3.1 设计输入与母线电压边界

我拿一个典型项目作为计算实例：输入90V-265VAC，输出20V/3A（60W），目标满载效率93%，控制方案用外置MOSFET的QR控制器，工作在谷底开关模式，不做有源钳位。

先确定母线电压范围。整流后母线电压约等于输入交流有效值×1.2到1.4之间，考虑实际电容纹波，设计计算时取最低直流母线 Vin_min = 100V，最高直流母线 Vin_max = 375V（对应265VAC峰值）。

这个100V的取值比较保守，正常220V输入时不会低于这个值；90V输入时，如果输入电容取2倍输出功率的容量（120μF左右），在满载工频纹波谷底差不多就是这个水平。取值低了，计算出的峰值电流偏大，变压器偏保守；取值高了，轻载和短路工况下容易出问题。

3.2 反射电压Vor与最大占空比

反射电压Vor是反激变压器设计里最先要定下来的量，它等于次级输出电压和二极管压降折算到初级的电压：

Vor = n × (Vout + Vf)

其中n是初级匝数Np与次级匝数Ns之比。Vor直接影响MOSFET的Vds应力，也决定最大占空比Dmax。在临界导通/QR模式下，最大占空比近似为：

Dmax = Vor / (Vin_min + Vor)

我选Dmax = 0.45，反推可得：

Vor = Vin_min × Dmax / (1 - Dmax) = 100 × 0.45 / 0.55 ≈ 82V

初看Vor越高，能量传递速度越快，占空比大，峰值电流可以适当降低；但Vor太高会让Vds应力接近甚至超过650V MOSFET的耐受极限。校核一下：Vds_max = Vin_max + Vor + 漏感尖峰，漏感尖峰按60V估算是保险的，那么Vds_max ≈ 375 + 82 + 60 = 517V。650V的管子留出约20%裕量，勉强够用。如果Vor选到100V，Vds_max就到了535V以上，高温下退降后容易触雷。

3.3 峰值电流与初级电感量计算

输入功率为：

Pin = Pout / η = 60 / 0.93 ≈ 64.5W

QR反激在最低输入电压、最大负载时，输入功率和峰值电流、最大占空比的关系近似为：

Ipk = 2 × Pin / (Vin_min × Dmax) = 2 × 64.5 / (100 × 0.45) ≈ 2.87A

然后在最低工作频率下反推初级电感量：

Lp = Vin_min × Dmax / (Ipk × f_min)

最低工作频率取70kHz，这是一颗60W适配器在低压满载时合理的频率落点，既能控制变压器体积，又能避开音频噪声区。那么：

Lp = 100 × 0.45 / (2.87 × 70 × 10³) ≈ 224μH

验算一下能量关系：0.5 × Lp × Ipk² × f_min = 0.5 × 224e-6 × 2.87² × 70e3 ≈ 64.5W，和输入功率对得上，说明计算是自洽的。

3.4 磁芯选择与匝数计算

60W的QR反激用PQ2620或PQ2625比较合适。PQ2625的有效截面积Ae约118mm²，工作磁摆幅ΔB取0.25T可以兼顾损耗与饱和裕量。初级的初始匝数：

Np = Lp × Ipk / (ΔB × Ae) = 224e-6 × 2.87 / (0.25 × 118e-6) ≈ 21.8T

圆整到22T后，实际磁摆幅略微下落，反推ΔB约0.24T，没问题。次级的匝比由反射电压决定：

n = Vor / (Vout + Vf) = 82 / (20 + 0.6) ≈ 3.98

取4，那么Ns = Np / n = 22 / 4 = 5.5T。次级不能取半匝，只能取5T或6T。我实际做的时候会取6T，这样匝比n=22/6≈3.67，反射电压回算约76V，占空比略降到0.43，峰值电流略升到2.9A左右，算下来Lp略微下调到210μH。这个组合在Vds应力上更安全，次级整流管的耐压也更友好。辅助绕组按VCC目标15V计算：NA ≈ Ns × 15 / 20.6 ≈ 4.4T，取4T，VCC大约13.6V，对很多控制IC足够。

补充计算初级电流RMS：

I_rms_p = Ipk × √(Dmax/3) ≈ 2.87 × √(0.45/3) ≈ 1.11A

次级峰值电流为初级峰值乘以匝比，约11.5A，次级RMS约4.9A。初级用2股0.4mm漆包线并绕，次级用0.1mm×100股利兹线或多股0.4mm漆包线并绕，才能应付4.9A的RMS电流同时降低趋肤效应损耗。

3.5 谐振电容与谷底时间预估

谐振电容Cres由MOSFET的Coss和可能外加的小电容组成。选一颗650V、Rds(on)约0.5Ω的超级结MOSFET，Coss典型值大约90pF到120pF；如果为了降低关断dv/dt，可以再并联一只82pF到100pF的C0G电容，那么Cres约180pF。

谷底间隔时间约为半个谐振周期：

t_valley ≈ π√(Lp × Cres) = π × √(210e-6 × 180e-12) ≈ 0.61μs

这个值意味着即使在最轻负载下，单次开关周期也不可能低于0.61μs的谐振等待时间，对应最高频率约1.6MHz，远超芯片上限。正因为有这个天然约束，轻载时芯片要么在更高的谷底开通，要么进入猝发模式，不可能无限制地提高开关频率。

我把这一节的计算结果整理成一张表，方便对照：

4. 谷底检测与控制IC：选型时最容易忽略的三件事

4.1 看芯片有没有“最大频率钳位”

QR芯片没有固定频率，轻载下频率会迅速上升。如果芯片内部没有最大频率钳位，或者钳位点设得过高，开关节奏可能在轻载时冲到300kHz以上，驱动损耗和开关损耗抵消了QR带来的增益，EMI也会变得很难看。

主流芯片通常把最大频率钳位设在130kHz、168kHz或更高。我建议做60W这档适配器时，选钳位频率在130kHz到168kHz之间的芯片。如果你的设计还兼顾了氮化镓开关管，那么钳位频率不需要刻意拉高，GaN的低Qg优势在QR里更多体现在驱动损耗下降，而非极限频率提升。

4.2 谷底锁定比表面上的“多谷底检测”更重要

“谷底锁定”是QR芯片的一个分水岭功能。早期芯片只做“谷底检测”，也就是检测到任意一个谷底就开通，结果在负载变化、输入电压变化时，开通点可能随机落在一个谷底的两个边缘，频率抖动明显，还会产生音频噪声。

谷底锁定芯片则会在内部计算出一个目标谷底序号（比如满载时锁定第1谷底，轻载时切到第2或第3谷底），并且严格只在选定谷底开通。这样开通点稳定，频率变化平滑，EMI的一致性也会好很多。我做选型时，谷底锁定几乎是硬性条件，没有这个功能的芯片做出来的样机，调试效率会差很多。

4.3 轻载猝发模式和猝发阈值

QR芯片的轻载行为直接决定待机功耗和可闻噪声。芯片在轻载时通常会跳过若干完整开关周期，只在误差放大器指令到达一定阈值后才开一次开关，这就是猝发模式。猝发时期的开关周期如果落在听觉敏感区，变压器会“吱吱”响。

不同芯片猝发阈值设置差异很大。有的芯片提供阈值引脚或寄存器可调，有的只能在内部换来换去。我建议选那种带“可编程猝发阈值”的型号，并且在样机阶段就把猝发频率调到20kHz以上或者1kHz以下——尽可能避开2kHz到5kHz这个听觉最敏感频段。

抛几个常见的QR控制IC型号给大家参考，不构成购买建议，主要看功能差异：

实际选型时还要看驱动能力、退磁检测引脚的输入耐压、VCC过压保护阈值等。比如NCP1342驱动脚针对低压GaN有特别的钳位设计，很多工程师拿它配GaN管做65W氮化镓快充，就是这个原因。

4.4 辅助绕组检测电路的接线细节

辅助绕组检测引脚通常叫ZCD（Zero Current Detection）或Demag。从辅助绕组到芯片引脚的电阻分压网络要同时承担两个任务：一是把高压信号降到芯片可接受的电平；二是通过RC滤波过滤掉谐振波形中的高频毛刺，只保留“谷底边沿”。

我习惯在ZCD引脚与地之间并一只小电容，比如22pF，同时把分压电阻设计成上10kΩ、下10kΩ，让辅助绕组折合电压在消磁阶段约为2V到3V，这样芯片内部的比较器工作点比较舒服。检测引脚还要注意串联一个二极管做幅度钳位，防止负压过高损伤引脚——辅助绕组在谐振阶段容易产生很大的负向振铃。

5. 上电调试：VDS波形、EMI和轻载噪声的真实形态

5.1 第一次上电的底线流程

QR反激第一次上电，我的习惯是：先用直流电源给母线单独供个30V到50V，不开交流输入，先确认芯片启动、VCC建立、没有异常短路；然后用交流调压器从50VAC开始逐步升压，每次升压前用示波器挂住Vds、Vgs、电流采样电阻电压三路波形，确保没有异常的高频自激。

这一步看着繁琐，但能救命的。QR芯片一旦参数配置不对，在小电压下可能已经振荡得很怪异，只是还没炸管子。我有一次就是用30V直流输入发现芯片在“假谷底”上反复开通，Vds波形乱得像是随机数发生器，及时止住了后续的高压上电。

5.2 VDS波形怎么才算调对

满载、90V输入下，正常QR波形应该长这样：Vgs开通后，Vds维持在接近0V的导通压降；关断瞬间Vds快速上升，出现一个窄尖峰后被钳位到“母线+Vor”；然后次级去磁，Vds平台保持；消磁结束，Vds开始谐振下凹，最低点处出现下一个Vgs开通脉冲。

关键看两点：第一，Vgs开通边沿必须落在Vds振荡的谷底，如果明显偏前或偏后，效率会有可测的损失。第二，谐振凹下去的深度，在低压段理想情况下能跌到接近0V，在高压段谷底会抬高，这属于正常现象。

谷底检测偏差的修法通常在辅助绕组检测电路上做文章。比如把分压电阻改大、把滤波电容从22pF增加到47pF、或者调整辅助绕组在骨架上的物理位置使其与初级耦合更紧。我调过一台样机，谷底波形始终偏后大约200ns，最后发现是辅助绕组和次级绕组层间电容耦合太强，加了一圈屏蔽绕组后问题才消除。

5.3 漏感尖峰和RCD吸收的配合

QR虽然用谐振降低了开通损耗，但关断瞬间的漏感尖峰依然需要RCD网络或TVS来吸收。RCD吸收太强，等于白白消耗漏感能量，效率反而下降；太弱，Vds尖峰随时超额定值。我的经验是：把RCD钳位电容上的稳态电压调到比Vor高约50V，也就是130V左右，然后反推电阻值，让电容电压在满载时稳定在这个值附近。

在示波器上观察Vds尖峰时，别用短地线夹子以外的任何长探头地线，否则那个振铃波形有一大半是测量环路感应出来的假的。我吃过这个亏，一度以为变压器设计有问题，换短地线后尖峰从640V降到540V，直接少了100V“虚惊”。

5.4 轻载噪声的定位与抑制

QR芯片轻载猝发模式最典型的毛病就是可闻噪声。具体表现：空载或10%负载时，变压器发出连续“吱吱”声，频率大概1kHz到3kHz。用声学麦克风加示波器可以判断猝发周期。

处理方法按优先级：第一步调整猝发阈值，把猝发频率往20kHz以上推，人耳基本听不到；第二步调整谷底锁定策略，轻载时别让它频繁在谷底2和谷底3之间跳变，跳变频率一旦落在音频范围就会响；第三步检查变压器工艺，浸漆是否充分、骨架是否固定，磁芯对敲或者不浸漆的变压器，即使开关频率正常也会因机械谐振放大噪声。

我还遇到过一种隐蔽情况：环路补偿参数导致轻载下误差放大器输出以几kHz速率来回穿越猝发阈值，使得猝发节奏周期性地忽快忽慢。把光耦CTR余量和补偿零点调一下，噪声立刻消失。这类问题不是开关方案本身造成的，但QR的变频特性会让它更容易暴露出来。

5.5 EMI测试中“频率在变”带来的新麻烦

QR反激的频率随负载和输入变化，这让EMI谱线变得比较分散，整体上有利于通过传导测试。但麻烦在于“重载时频率低”，比如满载90V时工作在60kHz附近，这个基波窄带尖峰往往明显，需要共模电感和差模电感的配置恰到好处。

实测下来，两级共模加一个X电容，对60W QR适配器来说基本能压住。要注意的是，不要为了压某个频率点把X电容无限加大，那样会拉高待机功耗和漏电流。更好的方法是把RCD吸收和二极管的缓冲电路做好，从源头降低振铃幅度，再配合屏蔽绕组把共模电流引导回母线，这样EMI裕量自然就有了。

6. PCB布局和几个容易翻车的细节

6.1 功率环面积必须压到最小

QR反激的初级功率环路是：输入电容正极 → 变压器初级 → MOSFET漏源 → 电流采样电阻 → 输入电容负极。这个环路面积直接影响关断瞬间的振铃幅度和共模噪声强度。我见过很多初次画QR板子的工程师，为了布局好看把输入电容放得离MOSFET很远，环路面积大了好几倍，调EMI时怎么加磁珠都压不下去。

设计时尽量让输入电容、变压器、MOSFET、采样电阻围成一个紧凑的矩形，并让功率地回到输入电容负极的路径独立走线，避免和信号地混在一起。MOSFET的源极到采样电阻的地线应该单独拉到控制IC的地参考点，不要和功率地共享一段铜皮，否则芯片容易误检测谷底信号。

6.2 采样电阻温升是“隐形杀手”

60W的峰值电流接近3A，电流采样电阻的RMS电流约1.1A，功耗取决于阻值。选0.2Ω采样电阻时，满载功耗约0.25W，用1206封装、额定功率0.25W到0.5W的电阻勉强能撑，但温度已经很高。我实际设计时会把采样电阻分成两颗并联，既降低单颗温升，也方便调试时通过增减并联数微调过流保护点。

有人为了省一颗电阻把阻值选得偏大，结果过流保护点太低，动态负载时触发保护，这是典型的“看着原理图合理、实际烤机露馅”。把采样电阻的额定功耗留足50%以上余量，能省掉很多返工。

6.3 氮化镓管和QR反激搭配的注意点

氮化镓管确实和QR反激是很好的搭档：Coss很小，谷底谐振更剧烈，开关速度更快，关断损耗明显低于硅管。但GaN的栅极驱动电压范围很窄，一般最高6V，而且它的反向导通压降比硅MOSFET高不少，死区或者连续导通模式下会产生额外的损耗。

如果用GaN做QR反激，控制IC的驱动最好直接支持低压钳位，或者在栅极加一个5.1V的稳压二极管做钳位。还有一个细节：GaN在关断时的dv/dt非常高，辅助绕组检测引脚更容易受耦合干扰，分压电阻和滤波电容需要比硅管方案加大一些，否则谷底检测会乱跳。第一次用GaN做QR的工程师，我建议先在低压直流输入下把谷底时序调稳定了，再上高压带载。

6.4 调试顺序与心态管理

最后分享一个实在的经验：QR反激的调试顺序，尽量遵循“小电压调逻辑，中电压调时序，高电压调热与EMI”。先用直流母线电源供20V到50V，把芯片的启动、谷底检测、猝发模式逻辑都看明白，再切交流输入逐步升压。升到90V满载后别看效率，先盯Vds尖峰；确认尖峰没有逼近额定值，再去碰环路补偿。环路补偿不要一开始就按教科书算完焊死，留出几个改焊位，QR的变频特性会让环路响应和固定频率反激很不一样，实测调整往往更快。

做QR反激很容易一上来就钻进“计算”里，但真正决定成败的往往是辅助绕组接法、PCB环路、谷底检测滤波这几个看起来不起眼的小地方。当你把Vds波形上的那个谷底稳稳踩准时，那种感觉是很有意思的——开关管每一次导通都几乎是“软着陆”，效率、温升、EMI都在往好的方向走。希望这篇能帮你少走几周弯路。