企业官网建设流程全解析

多相 BUCK PCB 设计实战：输入滤波布局与四相功率级放置，这 5 个细节直接决定电流纹波和 EMI 表现

这次我们来看一个非常实战的话题：TI 多相 BUCK 的 PCB 设计，重点落在输入滤波和四相功率级放置两个环节。

如果你正在做多相 DCDC 的板子，或者准备从单相 BUCK 切换到多相架构，这篇文章可以直接收藏。它不聊拓扑原理书上的公式推导，只讲画板时真正影响电流纹波、电压纹波、EMI 表现和散热均匀性的那些细节。作为一个系列的第 2 篇，默认你已经对 DCDC 基本工作模式和 BUCK 电路原理有概念，直接进入 PCB 布局的工程判断。

先给结论：多相 BUCK 的 PCB 布线难点不在原理图，而在输入电容的摆放方式、各相功率回路的电流环控制、SW 节点的换层策略和四相之间的一致性与热均衡。这四个问题处理好了，12V 输入、1V 左右输出的多相电源基本能一把点亮，且后级动态响应和 EMI 测试不会有太多麻烦。

本文会依次讲清楚输入滤波的架构选择和布局方法、输入电容与功率管以及电感的相对位置关系、四相功率级的“对铺”技巧、SW 节点该不该换层、电流采样和反馈走线的低噪声做法，最后给出一套通用排查流程和合规建议。

1. 多相 BUCK PCB 设计核心能力速览

先把这张速览表放前面，方便你在看正文前快速判断这篇内容覆盖了哪些点，以及和你手里的项目是否匹配。

2. 适用场景与使用边界

不是所有 DCDC 都必须做多相。进入布局细节前，先明确场合，避免读者把一个 3A 的单相 BUCK 硬改成四相，反而把板子做得更差。

2.1 什么场景需要多相 BUCK

多相 BUCK 的核心原因是单相无法同时满足电流、纹波、瞬态响应和散热要求。

典型场景包括：

• 大电流输出，例如 FPGA 核电压 0.8V～1.2V、电流 30A～100A 甚至更高。
• 电压很低、纹波要求严格，单相纹波电流在同等电感下很难压下去。
• 动态响应要求高，多相交错可以等效提高开关频率，负载跳变时恢复时间更短。
• 散热空间有限，把热源分散到多相，便于布局散热焊盘和过孔阵列。

2.2 什么情况不建议硬上多相

多相 BUCK 的复杂度和成本明显高于单相。电流低于 10A、输出电压纹波要求不极端、板面积紧张的场合，优先考虑单相或两相即可。控制器、电感、MOS 数量增加，布局面积也成倍增长，在没有充分理由时强行多相，反而会让实际 DCDC 电路可维护性下降。

2.3 合规要求与安全边界

DCDC 电源电路设计属于强电弱电混合领域。在具体设计和测试中，必须充分注意：

• 输入电压和电流不能超过器件规格书绝对最大值。
• 测试时使用隔离示波器探头或差分探头。
• 高功率密度板子需要注意热设计，防止局部过热。
• 涉及 EMI 测试、安规测试时，要遵循相应标准和实验室规范。
• 本文中的设计建议用于工程测试和评估，量产前需要完成完整可靠性验证。

3. 环境准备与前置条件

3.1 软件工具选择

多相 BUCK 的 PCB 设计不依赖特定 EDA 工具，但需要你熟悉至少一种支持多图层、差分走线和铺铜管理的工具。常用选择包括：

• Allegro PCB Designer：适合复杂单板和高密度电源设计，支持严谨的约束规则设置。
• Altium Designer：上手相对快，做电源模块和中小型单板效率高。
• 立创 EDA / KiCad：开源或轻量工具，适合学习验证与打样小批量验证。

3.2 输入材料清单

画板前需要准备好以下材料：

• TI 多相控制器数据手册，重点看引脚定义、推荐布局图、相位错相设置方式。
• 功率级集成 MOS 或驱动器/分立 MOS 的规格书，重点看封装焊盘尺寸、热阻参数。
• 电感规格书，重点关注饱和电流、DCR、封装尺寸和推荐的焊盘图形。
• 输入/输出电容规格书，重点是陶瓷电容的 DC-Bias 特性、ESR/ESL 参数和封装尺寸。
• 参考设计的 PCB 布局图，TI 官网大部分 EVM 板会提供源文件或 PDF 版布局。

3.3 层叠规划建议

多相 BUCK 布局前应该先确定层叠，而不是先画完线再补内层。推荐至少 6 层结构：

L1：顶层信号 + 功率器件 L2：GND 平面 L3：信号 + 局部电源平面 L4：信号 L5：GND 平面 L6：底层信号 + 散热铺铜

这种结构的好处是：每个功率层都邻近完整地平面，SW 节点只需在相邻层之间换层，回流路径短，噪声辐射小。

如果使用 4 层板做多相 BUCK，不是完全不行，但需要严格控制功率回路面积，并且通常只适合 2 相、电流不太高的场景。

4. 输入滤波设计与布局方法

多相 BUCK 的输入端是 EMI 和纹波噪声最集中的位置。输入电流是断续的，脉冲电流从输入电容抽取，如果输入电容和功率级之间环路过大，产生的电压尖峰会直接传导到输入总线，同时通过空间耦合干扰其他电路。

4.1 输入滤波架构怎么定

典型的 BUCK 输入滤波结构从输入端口到功率级大概是：

输入端 → 保险丝 / ESD / 防反接 → 共模电感 → X 电容（差模） → 差模电感 → Bulk 电解电容 → 陶瓷电容阵列 → 功率级输入

这个顺序不是固定的，实际要根据 EMI 测试频段、输入源阻抗和板子空间调整。常见做法是：

• 靠近输入连接器先放共模电感，用于抑制共模噪声。
• 共模电感后面放 X 电容，组成第一级差模滤波。
• 如果传导发射的差模分量比较大，在 X 电容后串差模电感。
• 靠近 DCDC 功率级放 Bulk 电解电容 + 高频陶瓷电容，承担实际开关脉动电流。

4.2 Bulk 电解电容与陶瓷电容的分工

很多人容易犯的错误：只放陶瓷电容，不放电解电容。陶瓷电容的高频特性好，但容值相对小，而且在大直流偏压下有效容值会大幅下降。Bulk 电解电容能在输入电压跌落时提供足够的电荷，同时吸收低频脉动。

布局时注意：

• Bulk 电容放在功率级输入口附近，不一定要和陶瓷电容完全贴着，但要足够近。
• 陶瓷电容必须紧靠高边 MOS 的漏极/输入引脚，是高频脉冲电流的第一来源。
• 多个陶瓷电容并联时，尽量对称布置在功率级两侧，而不是串成一排。

4.3 输入电容的电流环最小化

BUCK 在上管导通时，电流从输入电容流过上管进入电感；在上管关断时，电流从续流路径（低边或二极管）续流，输入电容不提供电流。所以输入电容上的电流是分段脉冲，高频分量非常大。

画板时的核心原则：输入电容的地端必须和低边 MOS 的地端用最短路径连接，输入电容的正端必须和高边 MOS 的输入引脚用最短路径连接。这个“输入电容 – 高边 MOS – 低边 MOS”形成的环路面积越小，输入电压尖峰和辐射就越小。

实际做法是：

• 在功率级中心正面放一排 0805 或 1206 陶瓷电容。
• 电容地端的过孔直接打到第二层地平面，然后在地平面上和低边 MOS 的地焊盘连通。
• 不要在电容和 MOS 之间拉细线，要尽可能利用铜皮和过孔阵列。

4.4 输入滤波电感选型对布局的影响

如果输入加了差模电感，需要注意电感和 DCDC 控制环路的相互作用。差模电感会和输入电容形成 LC 谐振，如果谐振频率落在 DCDC 控制带宽附近，可能引起输入电压振荡。

布局上，差模电感放在共模电感之后、Bulk 电容之前，离功率级远一点，避免电感的磁场干扰闭环控制走线。

5. 四相功率级放置技巧：一致性优先

四相 BUCK 最关键的一句话：四相不是四个单独电源硬拼在一起，而是同一控制器协调下的四组重复功率单元。如果四相布局不一致，各相的电感值、寄生电阻、寄生电感、热阻都会出现差异，均流精度会变差，某一相温度偏高。

5.1 相位错相与物理分布对应

多相 BUCK 控制器默认让各相按 360°/N 的相位错开工作，N 是相数。四相就是 90° 错相。这让输入和输出纹波电流相互抵消，等效开关频率变成单相的 N 倍。

物理布局不要求四个相位按空间顺序和时序一一对应，但要保证四相功率级的结构和走线一致。建议的方式是：

• 四相功率器件按同一方向排布，例如全部从左到右排列，或者按 H 桥对称排列。
• 每相的所有器件尽量保持同样的相对坐标关系。
• 输入电容、高边 MOS、电感、低边 MOS 的封装方向和走线拓扑完全一致。

这一点在设计阶段很容易被忽略，因为原理图里四相看起来结构相同，一旦布局时某一相为了绕开孔位被镜像了 180°，该相的 SW 寄生电容和栅极驱动回路就变了，最终表现出来是相位间开关波形不一致、电流不均衡。

5.2 每相功率级的推荐布局顺序

单相功率级的标准落位顺序可以这样理解：以高边 MOS 和低边 MOS 为核心，输入电容在前，电感在后。

一个适合大多数 TI 控制器的布局参考：

[输入陶瓷电容阵列] → [高边 MOS] → [电感] → [输出电容阵列] ↓ [低边 MOS] [GND 过孔阵列]

具体执行时：

• 高边 MOS 和低边 MOS 尽量靠近，两者的公共点就是 SW 节点。
• 输入电容靠近高边 MOS 的漏极。
• 低边 MOS 的源极直接通过大铜皮和过孔阵列接到地平面。
• 电感紧贴 SW 节点，电感另一端朝向输出电容。

注意：如果控制器是高边集成驱动、外置低边，或者使用 Power Stage 集成芯片，布局顺序类似，但需要以具体封装引脚为中心调整。

5.3 四相整体放置

四相整体放置时，建议按“每相作为一个功率单元，各单元间距均匀”的方式摆放。如果有动态负载在芯片正下方，四相可以围绕芯片周围均匀分布，尽量减少某一相到负载的距离不均。

还要考虑散热。多相电源四相同时工作的总热耗很高，各相电感和 MOS 尽量均匀分布在整个可散热区域，而不是挤在板边某一侧。尤其是电感，如果四个电感全部放在一起，磁耦合和热堆积会让温度快速上升。

6. SW 节点能不能换层？怎么换才不出问题

“DCDC 的 SW 可以换层吗？”这个热词问了很多次。答案是：可以，但换层必须做足过孔和回流处理，否则会放大寄生电感和辐射噪声。

SW 节点是 BUCK 中电压跳变最剧烈的点，上升沿和下降沿都接近 ns 级。SW 节点的寄生电容越大、环路面积越大，开关振铃就越严重。

如果必须换层，遵循这几个原则：

• 换层处至少打 4～8 个过孔，过孔要并联，降低等效寄生电感。
• 过孔附近的 GND 回流过孔必须紧挨着 SW 过孔，让回流路径最短。
• SW 走线在换层前后的走向尽量一致，避免出现多处折返。
• SW 走线不要经过敏感信号附近，尤其不要靠近反馈走线和电流采样走线。

如果板子层叠足够好、功率级布局已经调优，我一般建议顶层直接把 SW 走到电感，避免换层。只有在电感位置受限、四相必须交错排布时才使用换层方案。

7. 电流采样与远端反馈走线

多相 BUCK 的精准性依赖电流采样和电压反馈。这个环节的布线质量，往往决定了电流均衡精度和输出调压精度。

7.1 电流采样走线

两种常见的电流采样方式：DCR 电流采样和电感并联电阻采样。

• DCR 采样利用电感绕组电阻，采样网络是电感和电阻电容并联网络。走线时要把采样线的两个端点分别连到电感两端的焊盘根部，不要连接到功率走线中间，避免引入额外压降。
• 并联电阻采样则要让采样线以 Kelvin 方式连接到采样电阻的焊盘，不要共用功率电流路径。

电流采样走线是典型的“小信号线与大电流平行走”场景。如果没有保护地或屏蔽，噪声会直接耦合到采样信号，导致各相均流错误。

7.2 反馈走线

反馈电压采样建议从输出电容远端、负载端附近单独走一对线回来，而不是从功率级输出铜皮上直接拉线。这样可以减小负载电流在铜皮上的压降对采样的影响。

反馈走线注意事项：

• 尽量短，不要平行于 SW 走线。
• 避免穿过功率级正下方。
• 如果长度较长，建议在反馈线两侧铺地并打过孔。
• 不要在反馈线上串磁珠，除非数据手册明确要求。

8. 常见问题与排查方法

这里整理一份多相 BUCK PCB 设计和调试中常见的问题排查表。注意，排查的前提是原理图参数没有问题、IC 配置正确，问题集中在 PCB 布线和布局层面。

9. 输入滤波到四相功率级的关键细节总结

前面内容比较重，这里把最容易踩坑的细节再浓缩一下，方便你画板时贴在旁边对照。每一条都来自工程实践，不需要背，但画之前过一遍能省大量改板时间。

1. 先画功率环，再画其他信号。输入电容 – 高边 MOS – 低边 MOS 构成的脉冲电流环是所有多相 BUCK 布局的第一优先级。
2. 四相一致性比某一个相的最优更重要。哪怕某一相单独布线有一点妥协，也要保持四相参数一致。
3. SW 换层要谨慎。换层就会增加寄生参数，没有充分理由不要换层；必须换层时务必加并联过孔和地回流孔。
4. 输入电容不要只放一种。Bulk 电解电容和陶瓷电容的任务不一样，只放陶瓷电容会造成输入电压跌落过大，只放电解电容则高频纹波抑制不足。
5. 反馈和采样走线要给单独通道。远离功率级和 SW，必要时两侧包地。
6. 层叠规划和功率级布局是同一个设计步骤。先确定 GND 平面位置，再决定哪些层走 SW，哪些层走采样。

10. 最佳实践建议

给一套已经在实际项目中验证过的操作顺序，特别适合第一次做多相 BUCK 的工程师。

第一步：小参数验证。不要把整个四相板子一次性画完再仿真。先用单相或两相的小板验证控制器配置、电感选型、采样网络，确认电气参数没问题后再扩展到四相。

第二步：固定一套最小可运行配置。选好参考设计之后，把器件型号、封装、PCB 库锁定，不要在中途随意更换电感和 MOS。整个多相系统的参数关系是相互依赖的，换一个电感就可能要重新调整采样网络。

第三步：分目录管理设计文件。建议把输入滤波、功率级、控制环路、数字配置分开维护，方便后期改版和回归。

第四步：给批量任务加日志。如果后续要做多块板的自动测试或批量验证，建议在测试流程中记录每相电流、温度、开关频率和效率，便于发现产线一致性偏差。

第五步：接口服务和自动化测试。如果控制器支持 PMBus 或 SMBus 接口，可以在测试中通过 MCU 或上位机直接读取各相电流和温度数据，这比手动拿万用表逐相量高效得多。建议在板上预留 PMBus 测试点或连接器。

第六步：做足仿真。电源完整性仿真对多相 BUCK 很有价值。输入电容的 AC 阻抗、SW 节点的寄生电容、输出平面阻抗，这些都能在画板前通过仿真评估。即使没有专用仿真软件，也可以用常用 EDA 自带的电源完整性分析工具做初筛。

第七步：合规复核。涉及高压输入、大电流负载或准备量产的板子，需要经过安规、EMC 和热测试的完整验证。PCB 布局只是其中一环，不要因为布局效果好就跳过整机测试。

11. 总结与下一步

多相 BUCK 的 PCB 设计，核心逻辑并不复杂：让每个功率回路的环路面积最小、让四相的结构保持一致、让采样和反馈远离噪声源。输入滤波部分做好 Bulk 电容与陶瓷电容的分工，四相功率级部分做好相位错相与物理布局的对应，基本就能避免大多数 DCDC 电源的常见问题。

最值得立刻动手验证的功能是：先把一相功率级的输入电容和 MOS 环路画到最小，再用热成像和示波器对比四相布板完成后的实际差异。最容易踩的坑是：各相布局一致性不够，导致电流不均和局部过热，以及输入滤波电感和输入电容谐振引起的环路不稳定。

接下来你可以做的事包括：把本文的布局顺序应用到自己的板子上，选择 2 相先验证控制环路的稳定性，再扩展到 4 相；后续可以继续关注该系列的其他部分，比如输出电容布局、控制环路补偿与 PCB 设计的关系、以及 PMBus 配置和多相电源的自动化测试方法。