企业官网建设流程全解析

16.1 本节导论

触发器（Flip-Flop）是数字电路中最基本的时序逻辑单元，能够存储 1 位二进制信息。本节围绕触发器的描述与分析方法展开，系统介绍特性表、特征方程、激励表、状态转化图与时序图五种工具，并厘清电路结构、逻辑功能与触发方式三者之间的关系，为后续时序逻辑电路的设计打下基础。

16.2 特性表（又称功能表）

• 直观描述触发器次态Qn+1Q^{n+1}Qn+1与现态QnQ^nQn、输入信号（如 S、R）、时钟信号 CP 之间对应关系的表格，是分析触发器功能的基础工具。
• 核心特点：
  • 逻辑关系一目了然
  • 异步锁存器（如 RS 锁存器）无时钟 CP，同步触发器需标注 CP 有效沿（上升沿 / 下降沿）
• 示例：或非门 RS 锁存器特性表（高电平有效）
  

16.3 特征方程

• 用逻辑代数表达式描述触发器次态Qn+1Q^{n+1}Qn+1与现态QnQ^{n}Qn、输入信号之间的函数关系，是特性表的数学抽象，便于电路化简与设计
• 核心特点
  • 需附加约束条件，排除无效输入组合；
  • 同步触发器需标注时钟有效沿（如CP↑CP\uparrowCP↑表示上升沿有效）。
• 示例：RS 触发器特征方程（同步，上升沿有效）
  {Qn+1=S+R‾Qn(CP↑)S⋅R=0(约束条件)\begin{cases} Q^{n+1} = S + \overline{R}Q^n \qquad(CP\uparrow) \\ S\cdot R=0 \qquad(约束条件) \end{cases}{Qn+1=S+RQn(CP↑)S⋅R=0(约束条件)​

16.4 激励表（驱动表）

• 描述触发器从现态QnQ^{n}Qn转换到次态Qn+1Q^{n+1}Qn+1时，所需输入信号的取值组合，是设计时序逻辑电路的核心工具
• 核心特点：
  • 与特性表互为逆过程：特性表是 “输入→状态转换”，激励表是 “状态转换→输入”。
• 示例：RS 触发器激励表
  

16.5 状态转化图

• 用图形化方式描述触发器状态转换规律的工具，由状态节点、有向箭头和转换条件组成，直观易懂。
• 图形要素
  • 节点：用圆圈表示，内部标注触发器的稳定状态（0 或 1）；
  • 箭头：表示从现态到次态的转换方向；
  • 箭头旁标注：输入信号的取值组合（如 S,R=1,0）。
• 示例：RS 触发器状态转化图
  

16.6 时序图（波形图）

• 以时间为横轴，以输入信号、时钟信号、现态、次态的电平为纵轴的波形图，直观展示触发器状态随时间的变化过程，是电路仿真与测试的重要工具。
• 示例：或非门RS触发器【高电平有效】
  

或非门特点：有1出0，全0出1 以及 0 + A = A，所以阴影部分电平不确定【可能是高电平、也可能是低电平】

16.7 触发器的电路结构和逻辑功能、触发方式的关系

16.7.1 电路结构和逻辑功能

• 电路结构形式与逻辑功能之间不存在严格的一一对应关系
  • 用同一种电路结构形式可以接成不同逻辑功能的触发器
  • 同样一种逻辑功能的触发器可以用不同的电路结构实现。

16.7.2 电路结构和触发方式

• 电路结构形式与触发方式之间存在严格的一一对应关系
  • 凡是采用同步SR结构的触发器，无论其逻辑功能如何，一定是电平触发方式
  • 凡是采用主从SR结构的触发器，无论其逻辑功能如何，一定是脉冲触发方式；
  • 凡是采用两个电平触发D触发器结构、维持阻塞结构或者利用门电路传输延迟时间结构组成的触发器，无论其逻辑功能如何，一定是边沿触发方式。
    • 它们的共同特点是仅在 CP 的上升沿 / 下降沿瞬间响应输入，电平持续期间不响应

通过电路结构的类型，识别触发器的触发方式

16.8 本节小结

• 触发器是构成时序逻辑电路的基本单元，其核心是描述次态Qn+1Q^{n+1}Qn+1与现态QnQ^nQn、输入信号及时钟 CP 之间的关系。
• 四种描述工具相互关联：
  • 特性表：直观列出输入与状态转换的对应关系；
  • 特征方程：用逻辑代数表达式概括特性表，便于化简与设计；
  • 激励表：特性表的逆过程，由状态转换反推所需输入；
  • 状态转化图与时序图：分别以图形和波形直观展示状态转换规律。
• 电路结构、逻辑功能与触发方式的关系：
  • 电路结构与逻辑功能之间不存在严格的一一对应关系；
  • 电路结构与触发方式之间存在严格的一一对应关系，可通过电路结构类型识别触发方式（电平、脉冲、边沿）。