企业官网建设流程全解析

1. 项目概述：隔离驱动器的核心价值与ISO5452-Q1定位

在工业电机驱动、光伏逆变器或者大功率开关电源的研发调试现场，如果你问一个资深工程师，系统里哪个环节最让他“提心吊胆”，十有八九他会指向功率开关管的驱动电路。这里一边是娇贵的微控制器（MCU），处理着精密的PWM算法；另一边是动辄几百上千伏、电流数十安培的IGBT或MOSFET。驱动电路就是连接这两个世界的“桥梁”和“翻译官”，它的任务是把MCU的“低语”（3.3V逻辑信号）转换成能让功率管“听懂”并迅速响应的“指令”（±15V，数安培的驱动电流）。这活儿听起来简单，但难点在于“隔离”——高压侧的任何一个毛刺、过压或短路，都必须被牢牢地挡在低压控制侧之外，否则就是MCU烧毁、系统崩溃的灾难性后果。

这就是隔离栅极驱动器存在的根本意义。它不是一个简单的电平转换器，而是一个集成了电气隔离、信号传输、功率放大和保护逻辑于一体的关键子系统。今天我们要深入拆解的，是德州仪器（TI）旗下的一款车规级、高性能隔离驱动器——ISO5452-Q1。选择它作为案例，不仅因为它在工业与汽车领域应用广泛，更因为它几乎集成了现代隔离驱动器的所有高级特性：基于二氧化硅（SiO2）电容隔离的高可靠性、高达5A的峰值下拉电流、集成的去饱和（DESAT）检测、有源米勒钳位（Active Miller Clamp）、软关断（Soft Turn-Off）以及完善的欠压锁定（UVLO）功能。理解它，就等于掌握了一套应对高压大功率驱动设计挑战的“组合拳”。

对于电源工程师、电机驱动工程师或任何涉及功率电子设计的开发者而言，透彻理解ISO5452-Q1的工作原理、设计要点和避坑技巧，是构建稳定、可靠且高效功率转换系统的基石。本文将抛开数据手册的平铺直叙，以一个实际设计者的视角，带你从芯片内部架构走到外部应用电路，再深入到PCB布局的细节，最后分享那些只有踩过坑才知道的实战经验。

2. 核心原理深度拆解：ISO5452-Q1如何实现安全与高效驱动

要驾驭好一颗芯片，绝不能只停留在引脚定义和典型电路连接上。我们必须深入其内部，理解每个功能模块的设计意图和工作机制，这样才能在应用时知其然，更知其所以然，在出现异常时也能快速定位问题根源。

2.1 隔离屏障：二氧化硅电容的“无声守护者”

ISO5452-Q1的核心隔离技术是二氧化硅（SiO2）电容隔离。与常见的光耦隔离相比，电容隔离没有LED老化、电流传输比（CTR）衰减的问题，寿命更长，速度也更快。你可以把它想象成两个被极薄但绝缘强度极高的玻璃（SiO2）隔开的金属板。信号通过高频调制的方式，穿越这个电容屏障进行传输。

为什么是电容隔离？在电机驱动等存在高共模电压瞬变（dV/dt）的场景中，驱动芯片的输入侧（接MCU）和输出侧（接IGBT）之间的地电位会剧烈、快速地跳动。这种共模瞬变抗扰度（CMTI）是衡量隔离驱动器可靠性的关键指标。ISO5452-Q1的SiO2电容隔离结构，因其对称性和高介电强度，能够提供极高的CMTI（典型值>100 kV/µs），确保在功率管快速开关引起的地电位剧烈波动时，输入逻辑不会被误触发，这是系统稳定性的第一道防线。

2.2 关键保护功能解析：DESAT、米勒钳位与软关断

这三项功能是ISO5452-Q1作为高端驱动器的“智能”体现，直接关系到功率管的使用寿命和系统安全。

1. 去饱和（DESAT）检测：IGBT的“过流保险丝”IGBT在正常导通时工作于饱和区，其集电极-发射极电压VCE很低（通常2-4V）。当发生短路或严重过载时，IGBT会退出饱和区进入线性区，VCE会急剧升高至母线电压。DESAT检测就是通过监测VCE来判断IGBT是否过流。

• 工作原理：芯片内部有一个9V的阈值电压源。当驱动输出为高（试图打开IGBT）时，内部一个500µA的恒流源会通过DESAT引脚、外部串联电阻和高压二极管，流向IGBT的集电极。如果IGBT正常导通（VCE低），则DESAT引脚电压约为“二极管正向压降VF + IGBT饱和压降VCE(sat)”，这个值通常远低于9V。如果IGBT发生短路，VCE飙升，DESAT引脚电压随之升高。一旦超过9V阈值并持续超过内部消隐时间（由外部220pF电容设定），芯片就判定为故障。
• 消隐时间（Blanking Time）的重要性：在IGBT开通的瞬间，VCE从高到低变化，其极高的dV/dt会通过DESAT二极管自身的结电容（CD-DESAT）对消隐电容（CBLANK）充电，产生一个瞬时电压尖峰。如果没有消隐时间，这个尖峰可能误触发DESAT。220pF的消隐电容与内部电路共同设定了一个约几微秒的“无视窗”，在IGBT开通初期暂时屏蔽DESAT检测，避免误报。

2. 有源米勒钳位（Active Miller Clamp）：杜绝寄生导通的“门卫”这是单极性电源（VCC2=+15V， VEE2=0V）应用时的救命功能。在桥式电路中，当上管IGBT高速关断时，其集电极电压快速上升（高dV/dt）。这个电压变化会通过IGBT内部栅极-集电极间的米勒电容（CGC）耦合到栅极，产生一个向上的电流，可能将下管（其栅极处于关断低电平）的栅极电压重新抬升到门槛电压以上，导致下管意外导通，造成上下管直通短路。

• ISO5452-Q1的解决方案：当驱动器的OUTL输出将IGBT栅极电压拉低至约2V以下时，内部的CLAMP晶体管会主动开启，在栅极和源极（发射极）之间提供一个低阻抗通路。此时，由米勒效应耦合过来的电荷会被这个CLAMP晶体管迅速泄放掉，从而将栅极电压牢牢钳位在低电平，彻底杜绝寄生导通。这个晶体管能承受高达2A的峰值电流，足以应对大多数场景的米勒电流。

3. 软关断（Soft Turn-Off）与故障处理：优雅的“紧急制动”当DESAT检测到故障后，芯片不会粗暴地直接关断驱动输出。粗暴关断会导致IGBT的集电极电流di/dt极大，在杂散电感上产生巨大的电压尖峰（L*di/dt），可能击穿IGBT。

• 软关断过程：芯片会启动一个约2µs的软关断时序。在此期间，OUTH（上拉）被禁用，而OUTL（下拉）则保持有效，以一个相对平缓的速度将IGBT的栅极电压从导通电平拉低至关断电平。这有效地限制了关断时的di/dt，降低了电压应力，保护了IGBT。
• 故障锁存与复位：故障一旦发生，FLT（故障）引脚会被拉低（开漏输出），并且这个状态会被锁存。同时，输入侧的信号通路被阻断，无论IN+输入什么信号，输出都保持关断状态。只有等到故障条件解除（如短路消失），并且由MCU向RST（复位）引脚发送一个至少800ns的低电平脉冲后，故障锁存才会被清除，驱动器才能重新响应输入信号。这个机制防止了在故障未排除时系统反复尝试重启。

2.3 供电与使能逻辑：确保稳定运行的基石

双路欠压锁定（UVLO）：芯片对输入侧电源VCC1和输出侧电源VCC2/VEE2进行独立监控。任何一侧的电压低于其欠压锁定阈值（VCC1约1.7V， VCC2约9.5V）时，RDY（就绪）引脚都会输出低电平，并且驱动器会强制将输出拉低，确保IGBT处于安全的关断状态。这防止了在电源未稳定或掉电时，IGBT因驱动电压不足而工作在线性区，导致过热损坏。

有源输出下拉（Active Output Pull-down）：这是一个非常实用的安全功能。当输出侧电源（VCC2）完全未连接或丢失时，输出引脚OUTH/OUTL会被内部电路主动下拉至VEE2电位，确保IGBT处于确定的关断状态。这避免了在调试或上电时序异常时，IGBT因栅极浮空而误导通的风险。

3. 典型应用电路设计与参数计算实战

理解了原理，我们进入实战环节。如何围绕ISO5452-Q1搭建一个可靠的三相逆变器桥臂驱动电路？我们以最常用的单极性电源方案为例进行拆解。

3.1 单极性电源应用电路详解

下图是一个标准的半桥驱动电路，适用于三相逆变器的其中一相。

微控制器侧 (低压侧) 功率侧 (高压侧) VCC1 (3.3V/5V) VCC2 (+15V) │ │ ┌──┴──┐ ┌──┴──┐ ┌────┤ VCC1├────┐ ┌──┤ VCC2├──┐ │ │ │ │ │ │ │ │ │ └─────┘ │ │ └─────┘ │ │ │ │ │ ┌┴┐ │ ┌┴┐ ┌┴┐ │ │ 0.1µF │ │ │ 1µF │ │ 1µF └┬┘ │ └┬┘ └┬┘ │ │ │ │ ├─────── GND1 │ ├───── GND2 │ │ │ │ │ │ │ │ │ IN+├───┤ │ OUTH├───RGH────┼─────┐ │ │ │ │ │ │ IN-├───┼───────┐ │ OUTL├───RGL────┼─────┘ │ │ │ │ │ │ │ │ └───┐ │ │ CLAMP├────────────┼─────┐ │ │ │ │ │ │ │ │ │ ┌──┴──┴──┴─┐ DESAT├───1kΩ────┼───┼───┤ │ │ │ │ │ │ │ │ │ ISO5452- │ │ │ │ │ │ │ Q1 │ │ │ │ │ │ │ │ │ │ │ │ RST├────┤ │ │ │ │ │ │ │ │ VEE2├───────────┼────┘ │ │ └──┬──┬──┬─┘ │ │ │ │ │ │ │ │ │ │ │ FLT RDY GND1 GND2 │ │ │ │ │ │ │ │ │ └──10kΩ┘ └10kΩ │ │ │ │ │ │ │ │ └───┐ └───────────────┐ │ │ │ │ │ │ │ │ (至MCU GPIO) (至MCU GPIO) │ │ │ │ │ │ IGBT DDST │ │ │ │ Collector ────阳极┘ │ │ │ │ Gate ─────────┘ │ │ │ Emitter ───────────────┘ │ GND2 (功率地)

关键外围元件选型与计算：

1. 输入/输出电源去耦电容（C_VCC1， C_VCC2）：

   • C_VCC1 (0.1µF)：主要用于滤除高频噪声。必须使用低ESL的陶瓷电容（如X7R），并尽可能靠近芯片的VCC1和GND1引脚放置（建议在2mm以内）。
   • C_VCC2 (1µF)：用于提供栅极驱动所需的瞬时大电流。IGBT的栅极等效为一个容性负载（Ciss）。在开关瞬间，驱动器需要瞬间提供数安培的电流为这个电容充电/放电。这个电流主要由C_VCC2提供。同样，应选择低ESR/ESL的陶瓷电容，并紧靠VCC2和GND2引脚。对于开关频率高或驱动电流大的应用，可以并联一个更大容量的电解电容（如10µF）作为“水库”。

2. 栅极电阻（RGH， RGL）： 这是驱动电路中最关键的参数之一，直接影响开关速度、损耗和EMI。

   • 作用：限制栅极充电电流，从而控制IGBT的开关速度（dv/dt， di/dt）。RGH影响开通速度，RGL影响关断速度。有时会使用不同的阻值来分别优化开通和关断特性。
   • 计算与选型：电阻值的选择是开关损耗、导通损耗、EMI和防止米勒导通之间的折衷。
     • 经验起点：对于中小功率IGBT（如几十安培），RGH和RGL通常从10Ω到100Ω之间选取。可以从22Ω或33Ω开始调试。
     • 公式估算：驱动电流峰值Ipeak ≈ (Vdrive / Rg)，其中Vdrive是栅极驱动电压（如15V）。开通延迟时间ton_delay ≈ Rg * Ciss * ln[Vdrive/(Vdrive - Vth)]。这些公式可以帮助进行初步估算。
     • 功耗计算：栅极电阻的功耗P_Rg = f_sw * Qg * Vdrive，其中f_sw是开关频率，Qg是IGBT的总栅极电荷。需要选择额定功率大于计算值的电阻，通常选用1206或更大封装的厚膜电阻。
   • 我的实操心得：永远不要省略栅极电阻！直接短接会导致极高的di/dt，产生严重的电压过冲和振荡，极易损坏IGBT或产生超标EMI。调试时，建议用可调电阻或电阻网络进行实验，用示波器观察栅极电压波形（Vge）和集电极电压波形（Vce），找到开关损耗和电压尖峰均可接受的最佳值。

3. DESAT保护电路（DDST， R_DESAT， C_BLANK）：

   • 高压二极管（DDST）：必须选用高压快恢复二极管，其反向耐压必须高于直流母线电压，并留有足够裕量（如1.5倍）。反向恢复时间要快，以减小开关损耗和误触发风险。常用型号如US1M（1A， 1000V）。
   • 串联电阻（R_DESAT， 1kΩ）：此电阻至关重要。在IGBT关断、续流二极管反向恢复时，DESAT引脚可能承受极高的负压尖峰。这个电阻用于限制从此引脚流出的电流，保护芯片内部电路。典型值在100Ω到1kΩ之间，1kΩ是常用值。
   • 肖特基钳位二极管（可选）：在R_DESAT和GND2之间并联一个肖特基二极管（如BAT54），可以将DESAT引脚上的负压钳位在-0.3V左右，提供额外的保护。
   • 消隐电容（C_BLANK， 220pF）：与芯片内部电路共同设定消隐时间。这个电容不宜过大，否则会延长真正的DESAT保护响应时间；也不宜过小，否则无法有效屏蔽开通尖峰。220pF是TI推荐的典型值，在大多数20kHz以下的应用中表现良好。必须使用高压陶瓷电容（如50V）。

4. FLT和RDY引脚的上拉电阻：这两个引脚都是开漏输出，需要外部上拉到VCC1。10kΩ是典型值，它提供了足够强的上拉，同时不会在引脚拉低时消耗过大电流。上拉电阻应靠近芯片引脚放置。

3.2 双极性电源方案与米勒钳位的取舍

当使用双极性电源（如VCC2=+15V， VEE2=-8V）时，IGBT关断时栅极电压为负压（如-8V），这本身就提供了很强的抗米勒导通能力。此时，CLAMP引脚的功能不再是必须的，可以悬空或连接到栅极（连接也无害）。双极性电源的优点是关断更可靠，特别适用于对可靠性要求极高的场合，缺点是需要额外的负电源，增加了系统复杂性和成本。

选型建议：对于多数通用变频器、伺服驱动器，单极性电源+有源米勒钳位的方案因其简单、成本低而成为主流。只有在母线电压极高（>800V）、开关速度极快或环境噪声特别恶劣的场合，才优先考虑双极性电源方案。

3.3 驱动功率核算：你的电源扛得住吗？

驱动器的输出级本身需要消耗功率，这部分功率最终会转化为热量。必须核算总功耗是否在芯片允许的范围内。ISO5452-Q1的最大允许总功耗PD为251mW。

总功耗由三部分组成：

1. 输入侧静态功耗（PID）：PID = VCC1-max × ICC1-max = 5.5V × 4.5mA ≈ 24.75mW
2. 输出侧静态功耗（POD）：POD = (VCC2 – VEE2) × ICC2-max。以双极性电源15V和-8V为例，POD = (15V - (-8V)) × 6mA = 138mW。
3. 动态负载功耗（POL）：这是驱动外部IGBT栅极电容所消耗的功率，与开关频率和栅极电荷成正比。

动态功耗计算公式（最坏情况）：

POL-WC = 0.5 × f_INP × QG × (VCC2 - VEE2) × [ ron-max/(ron-max + RG) + roff-max/(roff-max + RG) ]

其中：

• f_INP：输入PWM信号频率
• QG：IGBT的总栅极电荷（数据手册中查找）
• VCC2 - VEE2：输出侧驱动电压幅值
• ron-max：驱动器内部上拉管最大导通电阻（4Ω）
• roff-max：驱动器内部下拉管最大导通电阻（2.5Ω）
• RG：外部栅极电阻（假设RGH=RGL=RG）

计算实例： 假设f_INP=20kHz,QG=650nC,VCC2=15V,VEE2=-8V,RG=10Ω。 代入公式：

POL-WC = 0.5 × 20e3 × 650e-9 × (15 - (-8)) × [ 4/(4+10) + 2.5/(2.5+10) ] = 0.5 × 20000 × 6.5e-7 × 23 × [ 4/14 + 2.5/12.5 ] = 0.5 × 20000 × 6.5e-7 × 23 × [ 0.2857 + 0.2 ] = 0.5 × 20000 × 6.5e-7 × 23 × 0.4857 ≈ 0.5 × 20000 × 1.495e-5 × 23 ≈ 0.5 × 0.299 × 23 ≈ 3.4385 W?!

注意！这里出现了计算错误。仔细核对单位：QG=650nC = 650×10^-9 C，f=20kHz=2×10^4 Hz。0.5 × f × QG = 0.5 × 2e4 × 650e-9 = 0.5 × 1.3e-2 = 6.5e-3(即6.5mW per Volt)。6.5e-3 × 23V ≈ 0.1495 W。 再乘以电阻分压系数和0.1495 × 0.4857 ≈ 0.0726 W = 72.6 mW。

因此，POL-WC ≈ 72.6 mW。

总功耗核算：P_total = PID + POD + POL-WC = 24.75mW + 138mW + 72.6mW = 235.35 mW这个值小于芯片最大允许功耗PD=251 mW，因此设计是安全的。如果计算值接近或超过251mW，就需要考虑降低开关频率、选择Qg更小的IGBT、增大栅极电阻或加强芯片散热。

重要提示：这个计算是芯片内部功耗。栅极电阻RG上消耗的功率P_Rg = f × Qg × (VCC2 - VEE2)是单独计算的，本例中约为20e3 × 650e-9 × 23 = 0.299 W。这部分热量由外部电阻承担，不在芯片功耗内。

4. PCB布局与布线：决定EMC性能的关键

再完美的原理图设计，也可能毁于糟糕的PCB布局。对于隔离驱动电路，布局布线的优先级极高。

4.1 层叠设计与分区规划

至少使用四层板：这是实现良好EMC性能的底线。推荐的层叠顺序为：

1. 顶层（Top Layer）：关键信号层。放置ISO5452-Q1芯片、所有去耦电容、栅极电阻、DESAT二极管及电阻。重点布线包括：VCC2/GND2到芯片和电容的路径、OUTH/OUTL到栅极电阻再到IGBT栅极的路径、DESAT保护环路。这些路径必须短、粗、直，以最小化寄生电感。
2. 第二层（Layer 2）：完整的地平面（GND2）。为顶层的高频电流提供最短的返回路径。这个地平面必须完整，尽量避免被高速信号线割裂。
3. 第三层（Layer 3）：电源平面（VCC2， 可分割）。可以与VEE2（如果是负压）共享此层，但两者之间必须保持清晰的隔离间隙。
4. 底层（Bottom Layer）：低速信号与控制层。放置输入侧的电阻、MCU的连接线、VCC1的走线等。这些信号速度相对较慢，对布局要求稍低。

严格分区：在物理上明确划分高压功率区、驱动芯片区和低压控制区。

• 高压功率区：包含IGBT模块、直流母线电容、电流采样电阻等。该区域电流大、电压高、dv/dt和di/dt极高。
• 驱动芯片区：以ISO5452-Q1为核心，包含其所有外围无源元件。该区域是“桥梁”，需要特别关注。
• 低压控制区：包含MCU、信号调理电路、隔离电源的输入侧等。 各区之间应留有清晰的“隔离带”，禁止跨区走线。驱动芯片应放置在靠近IGBT的位置，但又要与高压大电流母线保持足够距离（通常>5mm）。

4.2 关键环路与走线细节

1. 栅极驱动环路：这是最关键的环路。环路面积必须最小化。具体做法：芯片的VCC2和GND2引脚 -> 1µF去耦电容 -> 芯片的OUTH/OUTL引脚 -> 栅极电阻 -> IGBT栅极 -> IGBT发射极 -> 回到芯片的GND2（通过底层或第二层的地平面）。这个环路应像一个紧密的“水滴”形状，任何不必要的延长都会增加寄生电感，导致栅极振荡和电压过冲。
2. DESAT检测环路：同样需要小面积。芯片DESAT引脚 -> 串联电阻R_DESAT -> 高压二极管DDST -> IGBT集电极 -> IGBT发射极 -> 芯片GND2。这个环路应紧贴栅极驱动环路，但避免平行长距离走线，以防噪声耦合。
3. 输入侧（低压侧）：VCC1的0.1µF去耦电容必须紧靠芯片引脚。FLT和RDY的上拉电阻及其走线应尽量短，远离任何噪声源。如果系统CMTI要求极高，可以在FLT和RDY引脚到地之间添加一个100pF-300pF的小电容，滤除可能通过寄生耦合进来的高频噪声。
4. 隔离屏障：在芯片下方（所有层），严格按照数据手册要求，留出足够的爬电距离和电气间隙。对于ISO5452-Q1的DW封装，建议在芯片下方所有层（包括地平面和电源平面）挖空，形成一个“隔离岛”，确保高压侧和低压侧之间的隔离强度不受PCB内部层的影响。
5. 接地策略：
   • 功率地（GND2）：这是“脏地”，承载着开关噪声。它应该是一个完整的平面，并且单点连接到系统的总功率地。这个连接点通常选择在直流母线电容的负端。
   • 信号地（GND1）：这是“干净地”，属于控制部分。它也应该是一个完整的平面。
   • GND1与GND2的关系：它们通过ISO5452-Q1内部的隔离屏障完全隔离。在PCB上，这两个地平面必须严格分开，绝对禁止通过覆铜、过孔或任何方式直接连接在一起。它们之间的唯一联系是通过隔离电源（如隔离型DC-DC模块）的耦合。

5. 调试要点、常见故障与排查实录

电路板焊接完成，进入最紧张的调试阶段。以下是我在实际项目中总结的步骤和常见问题。

5.1 上电调试步骤

1. 空载静态测试（不接IGBT）：

   • 只给控制侧（VCC1）上电（如3.3V）。测量VCC1电压是否正常，ICC1电流是否在mA级别（正常）。
   • 用万用表测量RDY引脚电压。正常情况下，由于输出侧未供电，RDY应为低电平（0V），表明驱动器未就绪。这是对的。
   • 测量FLT引脚电压，应为高电平（被上拉电阻拉至VCC1）。
   • 测量输出引脚OUTH和OUTL对GND2的电压。由于输出侧未供电，有源输出下拉功能应将其拉至VEE2电位（单极性电源时为0V）。验证此功能是否正常。

2. 输出侧供电测试：

   • 给输出侧（VCC2， VEE2）上电。再次测量RDY引脚，此时应变为高电平，表明驱动器就绪。
   • 在IN+和IN-输入静态电平（例如IN+高，IN-低），测量OUTH和OUTL输出。OUTH应约为VCC2，OUTL应约为VEE2。注意，此时未接负载，波形可能不标准，但电平应对。

3. 接纯容性负载测试：

   • 在输出端接一个1nF-10nF的陶瓷电容模拟IGBT的输入电容（Cies）。
   • 使用信号发生器或MCU给IN+输入一个低频方波（如1kHz， 0-VCC1）。
   • 用示波器观察：
     • 通道1：探头地线夹在芯片GND2，测量点接OUTH，观察栅极驱动波形。上升/下降时间应陡峭，无严重振铃。振铃过大说明栅极环路寄生电感大，需要检查布局。
     • 通道2：探头地线夹在芯片GND2，测量点接OUTL（如果使用）。对于单极性驱动，OUTL是互补输出。
     • 测量驱动电压幅值是否等于VCC2 - VEE2。
   • 调整栅极电阻：更换不同的RGH/RGL值，观察波形变化。电阻增大，边沿变缓，振铃减小；电阻减小则相反。找到无明显过冲和振铃的最小电阻值，作为初始值。

4. 连接真实IGBT（半桥下管，母线不加高压）：

   • 将驱动器输出连接到IGBT栅极和发射极。
   • 至关重要：将IGBT的集电极和发射极短接！这是安全调试的关键，防止因误导通产生大电流。
   • 重复步骤3的测试，观察带真实IGBT负载后的波形。由于IGBT的Cies更大，边沿速度会比纯电容负载时稍慢。
   • 测量IGBT的Vge波形，确保其上升/下降过程干净，平台电压稳定。

5. DESAT功能测试（谨慎操作）：

   • 移除IGBT的C-E短接线。
   • 在IGBT的C-E之间连接一个可调直流电源，限流到一个很小的值（如0.1A）。
   • 给驱动器输入开通信号，同时缓慢增加C-E间的电压。
   • 当电压升高到“DESAT阈值（9V） - 二极管压降（约0.7V）”时，应观察到FLT引脚变低，输出关断（软关断波形），并且即使输入信号保持，输出也不再打开。这证明DESAT保护功能正常。
   • 注意：此测试需谨慎，避免产生过大电流。

5.2 常见故障现象与排查思路

5.3 高级配置技巧

• 全局关断（Global Shutdown）：在逆变器系统中，可以将所有六个桥臂驱动器的FLT开漏输出引脚连接在一起，形成一个“故障总线”，再通过一个上拉电阻接到MCU。任何一个驱动器报故障，都会将这条总线拉低，MCU检测到后，可以立即关闭所有驱动器的PWM输出（通过使能信号或直接拉低所有IN+），实现快速全局保护。
• 自动复位（Auto-Reset）：对于某些要求不高的应用，可以将RST引脚与IN+引脚短接。这样，每个PWM周期在低电平时都会自动产生一个复位脉冲。如果发生DESAT故障，驱动器会在当前周期关断并锁存，直到下一个PWM周期低电平到来时自动复位。这实现了“逐周期保护”，但缺点是故障状态无法被MCU记录。