企业官网建设流程全解析

SAR ADC电荷再分配架构深度解析：从电容阵列设计到时序优化

在模拟信号处理领域，逐次逼近型模数转换器(SAR ADC)因其出色的能效比和适中的转换速度，成为中高精度应用的首选方案。而电荷再分配架构作为SAR ADC最经典的实现方式之一，通过巧妙的电容阵列开关控制，将模拟电压的量化过程转化为一系列精密的电荷转移操作。本文将带您深入探索这一架构的核心原理与工程实践细节。

1. 电荷再分配SAR ADC基础架构

电荷再分配型SAR ADC的核心在于其独特的电容阵列设计。与传统的电阻阶梯型DAC不同，这种架构利用二进制加权电容网络和精密的开关控制，实现了高精度的电压比较与量化。典型结构包含三个关键子系统：采样保持电路、比较器和逐次逼近寄存器(SAR)。

电容阵列的布局遵循严格的二进制权重关系。在一个N位转换器中，阵列包含N个电容，其容值按C、C/2、C/4…C/2^(N-1)分布，外加一个与最小电容等值的冗余电容。这种设计使得总电容值恰好为2C，为后续的电荷再分配提供了数学上的便利。

提示：实际芯片设计中，为避免极小的电容值带来的匹配困难，高位电容常采用单位电容并联实现，而低位则可能采用分段结构或校准技术。

采样阶段的工作流程可分为三个关键步骤：

1. 初始化：所有电容的下极板连接到输入信号Vin，上极板接地，此时阵列存储的电荷总量为Q=2C×Vin
2. 采样保持：上极板断开接地，下极板全部切换到地电位，根据电荷守恒原理，上极板电压变为-Vin
3. 转换启动：比较器开始工作，检测上极板电压与地电位的关系，启动二进制搜索过程

这种采样方式具有天然的共模抑制特性，因为比较器始终以地电位为参考，有效降低了共模噪声的影响。

2. 5步时序操作详解

让我们通过一个4位转换器的具体例子，剖析电荷再分配SAR ADC的完整转换周期。假设参考电压Vref=5V，输入电压Vin=3.3V，转换过程将经历以下精确时序：

2.1 MSB判定阶段(第1时钟周期)

最大电容(8C)的下极板从地切换到Vref，根据电荷分配原理，上极板电压变化为：

Vmsb = -Vin + (8C/16C)×Vref = -3.3 + 2.5 = -0.8V

由于比较器负输入端电压(-0.8V)仍低于地电位(0V)，比较器输出"1"，SAR寄存器保留MSB=1，该电容保持连接Vref。

2.2 第二位判定(第2时钟周期)

次大电容(4C)下极板切换至Vref，等效电路分析：

Vbit2 = -0.8 + (4C/16C)×5 = -0.8 + 1.25 = +0.45V

此时电压超过0V，比较器输出"0"，SAR寄存器清除该位，电容切回地电位，电压恢复至-0.8V。

2.3 第三位判定(第3时钟周期)

2C电容切换至Vref：

Vbit3 = -0.8 + (2C/16C)×5 = -0.8 + 0.625 = -0.175V

结果仍为负，保留该位为1，电压维持在-0.175V。

2.4 LSB判定(第4时钟周期)

最小数据位电容(C)切换：

Vlsb = -0.175 + (C/16C)×5 = -0.175 + 0.3125 = +0.1375V

电压为正，清除该位，最终SAR寄存器内容为1010，对应数字量10，即2.5V+0.625V=3.125V。

2.5 时序优化技巧

实际工程中，转换时序可通过以下方法优化：

• 异步时钟控制：根据比较器就绪信号动态调整时钟，而非固定周期
• 冗余位技术：在关键位添加额外比较周期，补偿电容失配误差
• 背景校准：利用空闲周期进行电容失配测量和校准

下表对比了传统与优化时序的关键参数：

3. 电容阵列设计与失配分析

电容阵列的匹配精度直接决定ADC的线性度指标。在实际工艺中，电容值会因边缘效应、梯度误差和随机变异等因素偏离理想值，导致积分非线性(INL)和微分非线性(DNL)恶化。

3.1 常见电容结构对比

现代SAR ADC主要采用三种电容布局方案：

1. 二进制加权阵列：

   • 优点：面积效率高，寄生电容小
   • 缺点：高位电容匹配要求严苛，DNL性能受限
   • 适用：8-10位中等精度ADC

2. 分段电容阵列：

   • 将高位分为多个单位电容并联
   • 优点：改善匹配特性，降低DNL
   • 缺点：需要解码逻辑，增加复杂度
   • 适用：12-14位高精度ADC

3. 温度计编码阵列：

   • 所有电容等值，数字编码控制
   • 优点：最佳线性度，单调性保证
   • 缺点：面积大，开关控制复杂
   • 适用：16位及以上超高精度ADC

3.2 电容失配建模

假设第i位电容Ci的实际值为：

Ci = C0/2^i × (1 + εi)

其中εi表示相对误差，通常服从均值为0，标准差为σ的正态分布。由此导致的DNL可表示为：

DNLi ≈ (εi - εi-1) × 2^i

而INL则是DNL的累积效应。一个实用的经验公式是，要达到N位精度，电容匹配精度需满足：

σ < 0.2 / 2^(N/2) %

这意味着14位ADC需要电容匹配优于0.0035%，对工艺提出极高要求。

3.3 先进校准技术

为克服工艺限制，现代SAR ADC采用多种校准技术：

• 前台校准：上电时进行全量程测量，存储校正系数

  # 伪代码示例：电容权重校准算法 def calibrate_capacitors(): for bit in range(N): set_all_switches_ground() activate_bit(bit) # 仅连接待测电容到Vref measured = read_comparator_output() actual_weight[bit] = measured * full_scale / ideal_weight

• 后台背景校准：利用冗余周期实时更新校正参数

• 混合信号校正：结合数字滤波和模拟修调技术

4. 噪声分析与优化策略

电荷再分配架构面临的主要噪声源包括kT/C噪声、比较器噪声和开关电荷注入。这些噪声源的综合效应决定了ADC的实际有效位数(ENOB)。

4.1 噪声分量分解

总输入参考噪声可表示为：

Vn_total² = kT/C + Vn_comp² + (Qinj/C)² + Vn_thermal²

其中：

• kT/C噪声：由采样开关引入，与电容值成反比
• 比较器噪声：通常为白噪声与闪烁噪声的叠加
• 电荷注入：MOS开关沟道电荷的不对称释放
• 热噪声：来自串联电阻和寄生效应

4.2 噪声优化技术

1. 电容尺寸选择：

   • 根据目标ENOB反推最小总电容
   • 示例：14位@1V范围，kT/C要求C>8pF

2. 比较器设计：

   • 采用自动归零(Auto-zeroing)技术消除失调
   • 多级预放大提高灵敏度
   • 动态偏置降低功耗

3. 开关优化：

   • 下极板采样消除电荷注入影响
   • 传输门开关改善线性度
   • 渐进式开关时序降低瞬态电流

4. 电源抑制：

   • 带隙基准源与LDO稳压
   • 差分电容阵列结构
   • 电源解耦电容布局优化

下表对比了不同工艺节点的噪声表现：

在实际项目中，我们往往需要在噪声性能、面积成本和功耗之间寻找平衡点。例如，医疗EEG采集系统可能选择180nm工艺实现14位ENOB，而便携式传感器则可能采用40nm工艺实现10位精度以优化能效。