企业官网建设流程全解析

1. 项目概述：深入RA8P1调试与跟踪寄存器

在嵌入式开发，尤其是涉及复杂实时系统或安全关键应用时，调试器（Debugger）绝不仅仅是一个“打断点、看变量”的工具。它更像是一个深入芯片内部、能够透视系统运行时状态的“内窥镜”。然而，要让这个“内窥镜”正常工作，并且在不干扰系统正常运行的前提下获取有效信息，就需要一套精细的硬件控制机制。这正是调试与跟踪寄存器的核心价值所在。

以瑞萨电子的RA8P1微控制器为例，它基于高性能的Arm Cortex-M85和Cortex-M33双核架构，并集成了完整的Arm CoreSight调试与跟踪组件。对于开发者而言，仅仅知道如何连接J-Link或ULINK是不够的。当你的代码在低功耗模式下“睡死”，当看门狗（WDT）在单步调试时意外触发复位，或者当你需要配置复杂的指令跟踪（ETM）和数据观察点（DWT）时，底层寄存器的配置就成为了解决问题的关键。DBGSTOPCR、DBGAUTH0、TRPORTCR等寄存器，正是连接高级调试工具（如Keil MDK、IAR Embedded Workbench的调试视图）与芯片底层硬件的桥梁。

理解这些寄存器，意味着你能从“被动使用调试功能”转变为“主动掌控调试环境”。你可以精确决定在调试时哪些外设应该继续工作，哪些应该暂停；可以安全地管理调试访问权限，防止生产阶段的代码被恶意读取；还能优化跟踪端口的配置，确保宝贵的指令流和数据流信息被完整、准确地捕获。本文将以RA8P1为蓝本，拆解这些关键调试寄存器的每一个比特，并结合实际开发场景，分享配置要点与避坑指南。

2. 调试寄存器核心功能与设计思路解析

RA8P1的调试与跟踪系统主要围绕两个寄存器模块展开：DBGREG（调试寄存器组）和OCDREG（片上调试仿真器寄存器组）。它们分别位于不同的地址空间，服务于不同的访问主体（CPU自托管调试 vs. 外部调试器），共同构建了一个多层次、可配置的调试环境。

2.1 调试系统的两大支柱：DBGREG与OCDREG

DBGREG的基地址为0x4001_B000（安全空间）和0x5001_B000（非安全空间）。这个模块主要供CPU在“自托管调试”（Self-hosted Debug）模式下使用，即通过运行在CPU上的软件（如调试监控程序）来访问和控制调试资源。例如，当你的应用程序需要触发一个调试事件时，可以通过写DBGREG中的相关寄存器来实现。

OCDREG的基地址则为0x4001_1000（安全）、0x5001_1000（非安全）以及一个专供外部调试器访问的地址0x8001_1000。这个模块是外部调试器（通过JTAG/SWD接口连接）与MCU通信的主要窗口。外部调试器通过DAP（Debug Access Port）的APB-AP（AP1端口）访问OCDREG，进而查询MCU状态、控制调试请求、进行安全认证等。

关键概念：自托管调试 vs. 外部调试

• 外部调试：我们最熟悉的方式，通过JTAG/SWD物理接口，由外部调试器（如J-Link）完全控制CPU的暂停、运行、内存访问。这种方式功能强大，不占用CPU资源。
• 自托管调试：CPU通过执行特定的调试监控异常（DebugMonitor）处理程序，来响应软件触发的调试事件。这允许在没有外部调试器的情况下实现一些高级调试功能，但需要CPU参与执行调试代码。

这两个寄存器组的分工，体现了安全性和灵活性的平衡。关键的系统状态和控制功能（如认证状态ALCTRL、调试使能DBGAUTH0）在两个模块中都有映射或关联，但访问路径和生效条件不同，这为构建安全的调试流程奠定了基础。

2.2 调试会话的生命周期与权限控制

调试功能并非随时可用。RA8P1引入了一套基于“认证等级（Authentication Level, AL）”和“保护等级（Protection Level, PL）”的精细权限模型。这是理解所有调试寄存器何时生效的基石。

• 认证等级（AL）：表示当前调试会话的权限级别，由硬件（Auth电路）和Boot Firmware根据挑战-应答认证结果动态更新。它分为三级：
  • AL0：无调试权限。这是最安全的等级，通常对应产品发布后的状态。
  • AL1：部分调试权限。可能允许非侵入式调试（如性能计数、跟踪），但禁止侵入式调试（如暂停CPU、修改寄存器）。
  • AL2：完全调试权限。允许所有调试和跟踪操作，对应开发阶段。
• 保护等级（PL）：与芯片的生命周期（Lifecycle）状态绑定，是一种更静态的、表征芯片所处阶段（如OEM开发、量产、返修）的硬件属性。

绝大多数调试寄存器（如DBGSTOPCR,TRPORTCR）的生效，都依赖于一个共同的前提条件：CDBGPWRUPREQ信号为高且AL为AL2或AL1，或者，软件调试控制（OFS1.SWDBG）被禁用且DBGAUTH0中的相应调试使能位被置位。

这个条件链非常重要。它意味着：

1. 要么，外部调试器通过CDBGPWRUPREQ信号请求上电并成功认证到AL1/AL2。
2. 要么，芯片配置为允许软件控制调试（OFS1.SWDBG=0），并且软件显式地通过DBGAUTH0寄存器开启了调试功能。

如果以上条件都不满足，MCU将忽略这些寄存器的设置，视其所有位为0。这种设计有效防止了在生产环境中意外或恶意地启用调试功能。

3. 关键寄存器深度解析与实操要点

3.1 DBGSTOPCR：调试模式下的系统“保险丝”

DBGSTOPCR（Debug Stop Control Register）是调试过程中维持系统稳定性的关键。它的核心功能是：在调试器暂停CPU（OCD Break Mode）或CPU运行于调试模式（OCD Run Mode）时，选择性屏蔽特定硬件产生的复位或中断，防止它们打断调试会话。

想象一下，你正在单步调试一个与看门狗定时器交互的代码。如果没有DBGSTOPCR，看门狗会在你思考的几秒钟内超时，触发系统复位，你的调试会话将被迫终止，所有上下文丢失。DBGSTOPCR就是为了解决这类问题而生的。

寄存器位域详解：

配置策略与经验：

1. 默认策略：在大多数通用调试场景下，建议在调试会话初始化时，将DBGSTOP_WDT0和DBGSTOP_WDT1置1。这能从根本上避免看门狗干扰调试，是最常见的配置。
2. 针对性调试：如果你正在调试的代码模块与PVD（可编程电压检测）或ECC错误处理强相关，则需要谨慎设置对应的屏蔽位。你可能希望不屏蔽这些事件，以观察系统在调试状态下的真实反应。例如，调试低功耗唤醒流程时，可能需要允许PVD中断触发。
3. OCD断点模式的特殊性：请注意描述中强调的“在OCD断点模式下，无论此位为何值，复位/中断均被屏蔽...”。这意味着当CPU被调试器硬暂停（Halt）时，这些外设的干扰会被硬件自动处理。DBGSTOPCR的配置主要影响的是“OCD运行模式”，即CPU仍在执行代码，但调试器已连接并可能在进行数据观察等非侵入式操作的状态。
4. 访问时机：务必在满足前述生效条件（AL等级或DBGAUTH0使能）后，再配置此寄存器。否则写入操作无效。

3.2 DBGAUTH0：调试功能的“总开关”

DBGAUTH0（Debug Authentication Control Register 0）是控制调试功能使能的中心寄存器。它决定了是否允许对CPU进行侵入式或非侵入式调试访问。

寄存器位域详解：

侵入式（Invasive） vs. 非侵入式（Non-Invasive）调试：

• 侵入式调试：会改变处理器正常的执行流，例如设置断点、暂停CPU（Halt）、单步执行（Step）、修改寄存器或内存内容。这对应DBGENn位。
• 非侵入式调试：在不中断CPU执行的情况下，实时监控系统状态。包括：
  • DWT：数据地址/值观察点、性能计数（CPI、睡眠周期、指令执行数等）。
  • ITM：通过SWO（Serial Wire Output）端口输出软件插桩（printf调试）、硬件事件、时间戳等信息。
  • ETM：实时指令跟踪，生成完整的程序执行流，用于复杂的性能分析和故障回溯。
  • 这对应NIDENn位。

配置流程与陷阱：

1. 检查OFS1.SWDBG：首先需要确认选项字节OFS1.SWDBG的配置。如果它被设置为1（例如在量产代码中），那么DBGAUTH0寄存器将被完全忽略，你只能依靠外部调试器通过JTAG/SWD认证来提升AL等级以获取调试权限。这在开发阶段通常是不希望的。
2. 开发阶段配置：在开发板或早期样机上，通常会通过编程工具将OFS1.SWDBG配置为0。这样，上电后，你的启动代码或调试器初始化脚本就可以通过写DBGAUTH0来开启调试功能。
3. 典型初始化代码片段（伪代码）：

   // 假设已满足访问条件（如通过特权模式访问） volatile uint32_t *DBGAUTH0 = (volatile uint32_t *)0x4001B020; // 安全空间地址 // 使能CPU0的侵入式和非侵入式调试，并使能APB-AP访问 *DBGAUTH0 = (1 << 0) | (1 << 4) | (1 << 16); // 设置 DBGEN0, NIDEN0, DEVICEEN // 如果是双核调试，同时使能CPU1 // *DBGAUTH0 |= (1 << 1) | (1 << 5); // 设置 DBGEN1, NIDEN1

4. 安全警告：DBGAUTH0是安全调试的关键。在产品发布前，务必确保OFS1.SWDBG=1，并且DBGAUTH0的复位值（全0）无法被恶意软件修改，以防止在生产设备上开启后门调试接口。

3.3 TRPORTCR 与 TRPORTSZ：跟踪数据输出的“阀门与管道”

当需要进行高性能的实时指令跟踪（ETM）或输出丰富的ITM数据时，就需要配置跟踪端口。TRPORTCR（Trace Port Control Register）和TRPORTSZ（Trace Port Size Control Register）共同负责管理跟踪数据的物理输出。

TRPORTCR 详解：这个寄存器控制跟踪端口的基本电气和逻辑属性。

• OE位：这是最常见的坑点。务必在使能TPIU（Trace Port Interface Unit）或任何跟踪时钟之前，将OE置1。否则，跟踪端口可能无输出或输出异常。
• DRV位：用于调整I/O缓冲器的驱动强度和速度，以优化信号完整性。
  • 00b：低驱动能力，低功耗，适用于低频时钟。
  • 01b：中等驱动能力。
  • 10b：高速高驱动能力，适用于高频率跟踪时钟或长走线。
  • 11b：高驱动能力。
• SWOSEL位：在双核系统中，两个CPU的ITM数据都需要通过同一个SWO引脚输出。此位用于切换数据源。你需要根据当前希望监控的CPU，动态切换此位，或者结合TPIU_SPPR寄存器的配置，使用并行跟踪模式同时输出两路数据（如果硬件支持）。

TRPORTSZ 详解：此寄存器定义用于TRACEDATA信号的引脚数量，即跟踪端口的宽度。它必须与CoreSight TPIU组件内的CPSR（Current Port Size Register）寄存器设置为相同的值。

• 工作原理：这是一个32位的寄存器，但每次只能设置其中1位为1。位N被置1，就表示支持(N+1)根TRACEDATA数据线。
• 示例：
  • 设置PORTSIZE[0] = 1：表示使用1位跟踪数据（即仅TRACEDATA[0]）。这通常用于SWO模式（异步串行输出）。
  • 设置PORTSIZE[3] = 1：表示使用4位跟踪数据（TRACEDATA[3:0]）。这是常见的并行跟踪端口宽度。
  • 绝对禁止写入多个位为1，否则会导致不可预测的行为。

跟踪配置工作流：

1. 确定模式：首先决定使用SWO（单线异步）还是并行跟踪。SWO带宽较低（通常最高约100Mbps），适合ITM数据；并行跟踪带宽高，用于ETM指令流。
2. 配置TPIU：通过CoreSight TPIU的SPPR（Selected Pin Protocol Register）选择协议（0x0表示并行，0x1或0x2表示SWO曼彻斯特/NRZ编码）。
3. 设置端口大小：根据TPIU的CPSR值，同步设置TRPORTSZ寄存器。例如，如果使用4位并行跟踪，则TPIU.CPSR = 0x4(4-bit)，那么TRPORTSZ = (1 << 3)。
4. 使能输出：将TRPORTCR.OE位置1。
5. 选择SWO源：如果使用SWO，通过TRPORTCR.SWOSEL选择CPU0或CPU1。
6. 启动跟踪：最后，使能ETM/ITM并启动跟踪采集。

3.4 ALCTRL 与 MCUSTAT：洞察调试会话的“状态仪表盘”

ALCTRL（Authentication Level Control Register）和MCUSTAT（MCU Status Register）是两个重要的状态寄存器，用于监控当前的认证等级和MCU运行状态。

ALCTRL：认证等级控制器

• AL[7:0]：这是当前认证等级的监控值。0x00对应AL0，0x05对应AL1，0xA5对应AL2。外部调试器在连接流程中，需要不断查询这个值（通过MCUSTAT.AL或直接读ALCTRL）来判断是否认证成功。
• FAILCNT[1:0]：挑战-应答认证失败次数计数器。当达到11b（第三次失败）时，AL将停止更新，这通常意味着认证被锁定，需要硬件复位才能重试。这是防止暴力破解的安全机制。
• 访问限制：ALCTRL寄存器仅在Boot模式下可访问。这意味着外部调试器必须在芯片刚上电、进入Boot模式后才能进行认证操作。

MCUSTAT：MCU状态全景图这个寄存器为外部调试器提供了系统状态的只读视图。

• AL[1:0]：AL等级的快速查看位（位13:12）。00b=AL0,01b=AL1,11b=AL2。
• CPU0/1SLEEP&CPU0/1STOPCLK：指示各CPU处于何种低功耗模式（睡眠、深度睡眠、软件待机等）。这对于调试低功耗应用至关重要，可以确认CPU是否按预期进入或退出低功耗状态。
• STBY2,DSTBY1/2/3：指示整个MCU所处的待机模式。
• AP[1:0]：指示当前可用的AHB-AP（Access Port）数量。外部调试器需要根据此信息决定使用哪个AP来访问系统总线。

实操意义：在编写调试器连接脚本或自动化测试工具时，需要解析MCUSTAT寄存器来判断连接环境。例如，如果检测到MCU处于深度软件待机模式（DSTBYx=1），则可能无法直接建立调试连接，需要先通过某种方式唤醒系统。

3.5 其他关键寄存器速览

• CACHEDBGCR：仅有一位L1RSTDIS，用于在调试期间禁用CPU0 L1缓存的自动无效化。通常，在系统复位退出时，硬件会自动无效化Cache以确保数据一致性。但在某些底层Cache调试场景中，你可能希望保留Cache内容以供分析，此时可以置位此位。需谨慎使用，不当使用可能导致数据一致性问题。
• DBGNVMCR：仅有一位NVMWE，用于在调试期间允许对MRAM（非易失性内存）进行写操作。重要限制：此位仅在CPU处于暂停状态（Halted）时才有效。这防止了在CPU运行时意外擦写Flash/EEPROM。
• MCUCTRL：包含EDBGRQ0/1（外部调试请求）和CPUWAIT0/1（CPU等待控制）位。EDBGRQ可以由外部事件（如调试器）触发，使CPU进入调试状态（暂停或触发DebugMonitor异常）。CPUWAIT可用于在调试时暂停CPU时钟，用于某些特定的电源或时序分析。

4. 调试寄存器配置实战与流程

理解了各个寄存器的功能后，我们将其串联起来，形成一个完整的调试环境初始化流程。这里以最常见的场景为例：通过外部JTAG/SWD调试器连接RA8P1，并进行双核的侵入式调试与ITM/SWO输出。

4.1 硬件连接与调试器端基础配置

1. 物理连接：确保调试器（如J-Link）通过SWD或JTAG接口与RA8P1正确连接，包括SWDIO、SWCLK、RESET以及可选的SWO（TRACESWO）引脚。
2. 调试器配置：在IDE（如Keil、IAR）或独立工具（如J-Link Commander）中，选择正确的设备型号（Renesas RA8P1），接口类型（SWD），并设置适当的时钟速度（初始连接时建议用较低频率，如1MHz）。

4.2 调试会话建立与认证流程（基于JTAG/SWD）

此流程对应手册中的“Connecting Sequence and JTAG/SWD Authentication”。以下是开发者视角的步骤解析：

1. 复位与请求上电：调试器拉低并释放MCU的RESET引脚。同时，调试器通过SWJ-DP的CTRL/STAT寄存器置位CDBGPWRUPREQ，请求调试域上电，并等待CDBGPWRUPACK应答。
2. 访问OCDREG：调试器配置DAP，通过APB-AP（端口1）访问OCDREG空间（基址0x8001_1000）。
3. 检查认证状态：调试器读取MCUSTAT.AL位。如果已经是所需的AL1或AL2（例如在开发板未锁定的状态下），则跳过认证步骤（4-6）。
4. 发起认证：如果AL等级不足（例如为AL0），调试器需要发起挑战-应答认证。
   • 向JBMDR寄存器写入Boot模式进入命令0xA5。
   • 确保MD引脚为高电平，然后释放复位。
   • 系统进入JTAG Boot模式。
5. 执行挑战-应答：
   • 调试器向JBRDR写入认证命令。
   • 调试器从JBTDR读取挑战值（Challenge）。
   • 调试器使用预共享的密钥或算法对挑战值生成应答（Response），并写回JBRDR。
   • 调试器再次读取JBTDR（可能包含结果）并检查MCUSTAT.AL是否已更新为目标等级。
6. 认证后操作：认证成功后，调试器即可通过AHB-AP（端口0和2）访问系统内存和CPU调试资源。

4.3 软件侧调试初始化代码示例

假设系统已通过上述硬件认证，或OFS1.SWDBG=0允许软件控制，以下是在启动代码（如startup.c或早期初始化函数）中配置调试环境的示例：

/** * @brief 初始化RA8P1调试与跟踪功能 * @note 此函数应在系统时钟初始化后、主循环前调用，且需要特权访问权限。 */ void Debug_Trace_Init(void) { volatile uint32_t *p_reg; // 1. 配置DBGAUTH0：使能CPU0和CPU1的侵入式、非侵入式调试，并使能APB-AP访问 p_reg = (volatile uint32_t *)0x4001B020; // DBGAUTH0 安全空间地址 // 设置 DBGEN0, DBGEN1, NIDEN0, NIDEN1, DEVICEEN *p_reg = (1u << 0) | (1u << 1) | (1u << 4) | (1u << 5) | (1u << 16); // 2. 配置DBGSTOPCR：在调试时屏蔽看门狗复位，避免干扰 p_reg = (volatile uint32_t *)0x4001B010; // DBGSTOPCR 地址 (偏移0x10，需查证) // 屏蔽WDT0和WDT1的复位/中断，并停止其计数器 *p_reg = (1u << 1) | (1u << 2); // 可根据需要添加其他屏蔽位，如 DBGSTOP_PVD, DBGSTOP_NVMER // 3. 配置跟踪端口 (以4位并行跟踪为例) // 3.1 首先，确保通过CoreSight组件配置TPIU的CPSR为4-bit (0x4) // 这通常需要访问TPIU寄存器，地址在CoreSight地址空间内，操作较复杂，通常由调试器脚本完成。 // 假设TPIU.CPSR已配置为4。 // 3.2 设置跟踪端口大小寄存器 TRPORTSZ p_reg = (volatile uint32_t *)0x4001B038; // TRPORTSZ 地址 *p_reg = (1u << 3); // 设置PORTSIZE[3]=1，表示使用4根TRACEDATA线 (TRACEDATA[3:0]) // 3.3 配置跟踪端口控制寄存器 TRPORTCR p_reg = (volatile uint32_t *)0x4001B030; // TRPORTCR 地址 uint32_t trportcr_val = 0; trportcr_val |= (1u << 0); // OE = 1， 使能输出（必须先于时钟使能） trportcr_val |= (0x2u << 2); // DRV[1:0] = 10b， High-Speed high-drive (根据实际频率选择) trportcr_val |= (0x0u << 8); // PORTSEL[1:0] = 00b， A端口 trportcr_val |= (0u << 16); // SWOSEL = 0， 选择CPU0的SWO (如果使用SWO) *p_reg = trportcr_val; // 4. (可选) 配置CACHEDBGCR， 在特定调试场景下禁用Cache自动无效化 // p_reg = (volatile uint32_t *)0x4001B040; // CACHEDBGCR 地址 // *p_reg = (1u << 0); // L1RSTDIS = 1, 谨慎使用！ // 5. 初始化ITM/SWO (通过CoreSight ITM组件) // 使能ITM刺激端口（例如端口0用于printf） // *((volatile uint32_t *)0xE0000000) = 0x00000001; // ITM_TCR 使能 // *((volatile uint32_t *)0xE0000E00) = 0x00000001; // ITM_TER 使能端口0 // 注意：ITM寄存器地址是ARM标准化的，位于0xE0000000附近。 // 6. 初始化ETM (如果使用指令跟踪) // 配置更为复杂，涉及ETM寄存器编程，通常由调试器工具链或专用脚本完成。 }

重要提示：上述代码中的寄存器地址（如0x4001B010）为示例，务必根据你所使用的具体RA8P1型号的《用户手册》中的“2.9.5 DBGREG”章节核对准确的基地址和偏移量。不同型号或安全状态下的地址可能不同。

4.4 低功耗模式下的调试注意事项

手册章节“2.14.1.2 Low Power Mode Change During Debugging”明确指出了在低功耗模式下调试的限制：

• Deep Sleep, Software Standby, Deep Software Standby模式下，AHB-AP无法访问系统总线。这意味着调试器无法读取/写入常规内存或外设寄存器。
• 在这些模式下，只有SWJ-DP、APB-AP和OCDREG可以被访问。

这意味着什么？如果你在调试低功耗应用，当MCU进入深度睡眠或待机模式后，调试器的变量查看、内存窗口可能会显示“无法访问”或旧数据。你仍然可以暂停CPU（如果调试使能），并通过OCDREG中的MCUSTAT等寄存器查看状态，但无法进行全面的内存操作。

建议：调试低功耗流程时，优先使用ITM或SWO输出日志信息到调试器，而不是完全依赖内存访问。或者，暂时修改代码，让系统停留在Sleep模式（此时AHB-AP仍可访问）进行调试。

5. 常见问题排查与调试技巧实录

即使按照手册配置，在实际开发中仍会遇到各种问题。以下是一些典型问题及其排查思路。

5.1 问题排查速查表

5.2 独家调试心得与技巧

1. “先状态，后操作”原则：在对任何调试寄存器进行写操作前，先读取其值并打印出来（通过调试器内存窗口或ITM输出）。确认当前状态是否符合预期，特别是AL等级、SWDBG状态等。这能避免在错误的状态下进行无效配置。

2. 利用MCUSTAT诊断低功耗问题：当你的设备“睡死”无法唤醒时，在保持调试器连接的情况下（如果可能），尝试读取MCUSTAT寄存器。通过CPUxSLEEP、CPUxSTOPCLK以及STBY2、DSTBYx位，可以精确判断CPU和整个MCU进入了哪种低功耗模式，为排查唤醒源配置提供关键线索。

3. 分阶段使能调试功能：不要一次性使能所有调试功能。例如，可以先只使能DBGEN0进行基本的代码单步调试。待主要逻辑稳定后，再使能NIDEN0开启ITM用于printf调试。最后，在需要深度性能分析时，再配置复杂的ETM跟踪。这有助于隔离问题：如果使能ITM后系统异常，问题很可能出在跟踪端口或时钟配置上。

4. 脚本化初始化流程：对于复杂的跟踪配置（涉及TPIU、ETM、ITM、Funnel等多个CoreSight组件），强烈建议使用调试器支持的脚本语言（如J-Link的J-Link Script或PyLink-Python）将初始化流程写成脚本。这样不仅可以确保每次连接都有一致的配置，还能方便地在团队内共享。

5. 关注复位后的寄存器状态：很多调试寄存器（如DBGSTOPCR、TRPORTCR）的生效依赖于AL等级或DBGAUTH0的配置。而AL和DBGAUTH0本身又可能受复位影响。要清楚地区分“上电复位”、“系统复位”和“调试器发起的复位”对这些寄存器的不同影响。通常，手册会说明寄存器是受“系统复位”还是“上电复位”影响。在编写初始化代码时，要确保在正确的复位后阶段进行配置。

6. 双核调试的同步与隔离：调试RA8P1的双核时，注意DBGAUTH0、DBGSTOPCR等寄存器对CPU0和CPU1有独立的控制位。你可以选择只调试其中一个核，或者同时调试但设置不同的断点。利用MCUCTRL中的EDBGRQ0/1可以分别向两个核发起调试请求。在非对称多处理（AMP）系统中，这可能非常有用。