企业官网建设流程全解析

1. PCIe 链路训练（LTSSM）

PCIe 链路训练由 LTSSM（Link Training and Status State Machine，链路训练与状态机） 驱动，核心目标是让链路双方完成“握手-同步-协商-均衡”，最终进入稳定工作状态。

1. 有序集作用区分：

• TS1：主要用于时钟同步、速率协商、均衡训练；
• TS2：主要用于链路宽度、Lane 映射、极性等配置协商；

2. PCIe链路训练失败原因排查：

2. Preset 基础概念

适用场景：仅在 8.0 GT/s（Gen3）、16.0 GT/s（Gen4）及以上速率使用；2.5/5.0 GT/s 仅使用简单的去加重参数，无 Preset 编码。

核心目的：通过统一的 4-bit 编码（ 0000b ~ 1011b ），定义 12 种标准均衡配置，覆盖从低损耗到高损耗链路的信号补偿需求。

对应关系：4-bit 编码与 Preset 编号一一对应，例如 0000b 对应 Preset 0（P0）， 1011b 对应 Preset 11（P11）。

1. Preset 0 与 Preset 4 的区别：

​P0 是“无均衡”模式，用于测试 Tx 基础信号质量；

​P4 是仅前冲（3.5dB）模式，用于验证高频信号的预补偿效果，是 16.0 GT/s 阶段的重点测试项。

​2. Preset 10/11 的特殊性：

​对应最大前冲（6.0dB）+ 最大去加重（-6/-9dB），是高损耗链路的极限补偿配置，必须在一致性测试中覆盖。

​3. 与链路训练的关联：

​正常链路训练中，接收端会通过 TS1/TS2 有序集请求特定 Preset，发送端按请求配置均衡参数；

​而在 Compliance 模式下，DUT 会按固定序列自动遍历所有 Preset，无需接收端请求。

3. Polling.Compliance模式

1. 核心定位：

它是 PCIe LTSSM 中唯一专门为 PHY 电气合规测试设计的强制模式，正常链路训练绝不会走这条路径。

​它的核心作用，就是让 DUT 脱离链路握手流程，按固定序列输出标准化的测试图案，方便测试仪器测量眼图、抖动、去加重、噪声等指标。

2. 触发条件：

• 设备从 Detect 状态进入 Polling 阶段，完成 Lane 检测（至少检测到一条 Lane 存在）；
• 在 Polling.Active 中，设备发送 TS1 有序集，尝试与对端同步；
• 24ms 超时内，任意 Lane 从未收到对端的 EIEOS（电气空闲退出有序集），链路训练无法推进到 Polling.Configuration；
• 此时链路会强制转入 Polling.Compliance 状态，进入“安全屋”模式。

3. 前置条件：

• 去掉RX端AC耦合电容：目的是切断正常的链路握手信号路径，让DUT的RX端无法收到对端的TS1/EIEOS，从而满足“收不到EIEOS”的超时条件，触发Compliance模式。
• 关闭Polling后的低功耗模式：很多SOC默认会在Polling阶段进入Lane Power Saving模式，会关断部分收发器电路，导致无法正常响应外部时钟注入，所以必须提前关闭相关配置。
• 触发信号参数：必须严格使用 100MHz、1ms 持续时间、350mVpp 差分幅度的信号，偏差过大可能导致设备无法识别，无法切换配置。
• 配置遍历完整性：测试时必须完整遍历所有配置，尤其是 16.0 GT/s 的所有预设编码，否则会遗漏特定链路条件下的信号完整性验证。
• 循环利用：当一轮序列走完回到起点后，可以直接重复测试，无需重新触发进入 Compliance 模式，方便批量验证。

4. Polling.Compliance 模式下示波器完整配置指南

4.1 核心仪器与基础设置

3.2 测试组网

3.3. 测量参数